《数字电子技术基础（第5版）》5第四节边沿触发的触发器.pptVIP

第四节 边沿触发的触发器 一、电路结构和工作原理 * 第四节 边沿触发的触发器 电路结构和工作原理 边沿触发方式的动作特点 下页 总目录 推出 下页 返回 上页 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。 为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。 目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发D触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。 下页 返回 上页 1. 用两个电平触发D触发器组成的边沿触发器 TG1 TG2 C D G1 G2 C TG3 TG4 C G3 G4 C C C C C C C 下页 返回 上页 Q 0 0 1 1 × 0 1 0 1 × 0 0 1 1 × Q* Q D CLK CMOS边沿触发D触发器的特性表 输入信号是以单端 D 给出的， 所以这种触发器叫做 D 触发器。 仿真 下页 返回 上页 带异步置位、复位端的CMOS边沿触发D触发器 异步复位端 异步置位端 RD SD TG1 TG2 C D G1 G2 C TG3 TG4 C G3 G4 C C C C C C C G5 S R G3 G4 G6 G1 G2 Q S R 维持阻塞结构边沿触发SR触发器 下页 返回 上页 2. 维持阻塞触发器 置0阻塞线 ① ③ 置1维持线 置1阻塞线 ② ④ 置0维持线 G5 D S R G3 G4 G6 G1 G2 Q 下页 返回 上页 置0阻塞线 ① ② ③ 维持阻塞结构D触发器 置1维持线 置0维持线 置1阻塞线 1D CLK D 下页 返回 上页 带异步置位、复位端和多输入端的维持阻塞D触发器 G5 S R G3 G4 G6 G1 G2 电路结构 S R 1D C1 S R 1D C1 逻辑图形符号 下页 返回 上页 3. 利用门电路传输延迟时间的边沿触发器 M N G2 G3 G5 G6 G1 G4 G7 G8 SR锁存器 输入 控制门 输入控制门G7、G8的传输延迟时间大于SR锁存器的翻转时间。 下页 返回 上页 利用门电路传输延迟时间的边沿触发器的特性表 Q 0 1 1 1 0 0 1 0 × 0 1 0 1 0 1 0 1 × × 0 0 0 0 1 0 1 0 0 1 0 1 1 1 1 1 × 仿真 下页 返回 上页 [例5.4.1] 在维持阻塞结构边沿触发D触发器电路中，若D端和CLK的电压波形如图所示，试画出Q端的电压波形。假定触发器的初始状态为Q =0。 CLK D Q Q O O O O t t t t