《集成电子技术》12_6isp在系统可编程逻辑器件.ppt

《集成电子技术》12_6isp在系统可编程逻辑器件.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《集成电子技术》12_6isp在系统可编程逻辑器件

* HIT集成电子技术电子教案------iSP在系统可编程逻辑器件 12.6 iSP在系统可编程逻辑器件 12.6.2 iSPLSI器件的结构 12.6.1概述 12.6.3 ispGDS通用数字开关 12.6.4 ispLSI器件的编程语言简介 12.6.1 概述 EPLD是改进的GAL,EPLD的特点是大量增加输出逻辑宏单元的数目,提供更大的与阵列。但是EPLD内部连线相对固定,内部互连能力十分弱,直到90年代,EPLD的改进器件CPLD的出现这种情况才有所改变。 CPLD器件,即复杂可编程逻辑器件。同EPLD相比,CPLD增加了内部连线,对逻辑宏单元和 I/O单元也有重大改进,一般情况下,CPLD至少包含三种结构:可编程逻辑宏单元;可编程I/O单元;可编程内部连线。并具有在系统编程 (In-System Programmble简称iSP)的能力,简称iSP器件。 iSP器件是利用器件的五个空管脚来作为系统编程引脚,在程序下载时,不需专门的编程器,也不需要将它从所在系统的电路板上取下,只需将上述五个编程引脚与打印机的并行口(打印口)相连,在系统内进行编程。与FPGA并驾齐驱,成为两支领导可编程器件技术发展的力量之一。 前面已经讲过,在对PLA、PAL、GAL以及EPLD编程时,无论这些器件是采用熔丝工艺制作的还是采用其他某种工艺制作的、都要用到高于5V的编程电压信号。因此,必须将它们从电路板上取下,插到编程器上,由编程器产生这些高压脉冲信号,最后完成编程工作。这种必须使用编程器的“离线”编程方式,仍然不太方便。 FPGA的装载过程虽然可以“在系统”进行,但与之配合使用的EPROM在编程时仍然离不开编程器。 为了克服这个缺点,Lattice公司成功地将原属于编程器的写入/擦除控制电路及“高压”脉冲发生电路集成到PLD芯片中,这样在编程时就不需要使用编程器了。而且,由于编程时只需外加5V电压,不必将PLD从系统取出,从而实现了“在系统”编程。 典型的CPLD器件,如美国Lattice公司生产的PLSI/ispLSI系列器件,Xilinx的7000和9500系列器件。Altrea的MAX9000系列器件和AMD的MACH系列器件。这些器件速度快、功能多、集成度高。 而且与前面介绍的普通GAL相比,isp技术(在系统编程技术)还有以下特点: (1)? 一种硬件实现多种逻辑功能, (2)? 现场进行电路板的重构和现场升级, (3)? 简化生产流程避免引脚损伤。 美国Lattice公司生产了世界上第一片GAL,所生产的isp系列器件有: ispLSI 、ispGAL 、ispGDS 、 ispPAC等。 本书以ispLSI 、ispGDS为例讲述ISP器件的结构及编程方法。 ispGAL 的结构与GAL基本相同,编程方法与ispLSI 相同。在此,不再叙述。 12.6.2 ispLSI器件的结构 ispLSI系列器件现有四个系列: (1)ispLSI1000为基本系列 (2)ispLSI2000为高速系列 (3)ispLSI3000为集成度最高的系列 (4)ispLSI6000为带有存储器和寄存器/计数器的模块化系列 ispLSI1000系列主要有四种产品见表12.6.1 表12.6.1 ispLSI1000系列主要产品 下面以Lattice公司的ispLSI1032芯片为例,介绍其电路结构及各个引脚的功能分配,具体见图12.06.01。 12.6.1.1 引脚介绍 图12.06.01 ispLSI1032的引脚 1. 结构框图 12.6.1.2 结构框图和功能框图 右图为 ispLSI1032的电路结构框图。它由32个通用逻辑块(GLB)、64个输入/输出单元 (I/O)、可编程连线区和编程控制电路组成。 1032共有84个管脚,包括电源、地、I/O端、输入端和多个时钟端。 图12.06.02 ispLSI1032的结构框图 为了对ispLSI1032电路的逻辑功能更好地了解,特画出其电路的内部逻辑功能框图,如下图所示: 图12.06.03 ispLSI1032逻辑功能框图 在全局布线区的四周,有四个结构大致相同的大模块,各有8个通用逻辑模块GLB和输出布线区ORP,再通过4?16个IOC与引脚相连。 2. 功能框图 下图为GLB的功能框图,由图可见,它由可编程的与逻辑阵列、乘积项共享的或逻辑阵列和输出逻辑宏

文档评论(0)

***** + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档