循环显示平方根电路.docxVIP

沈阳航空航天大学课 程 设 计（说明书）平方根循环显示电路的设计班级 计算机1401学号 143401010119学 生 姓 名 赵耀指 导 教 师葛雯沈阳航空航天大学课 程 设 计 任 务 书课 程 名 称 数字逻辑课程设计 课程设计题目平方根循环显示电路的设计 课程设计的内容及要求：一、设计说明与技术指标设计循环显示电路，能够循环显示2,3,...17这16个整数的平方根,技术要求如下：①显示内容为，整数部分取一位，小数部分取两位，按四舍五入原则取数。②要求写出详细的设计过程； ③不允许使用带记忆的芯片，诸如寄存器，单片机等。只允许采用时序逻辑电路及组合逻辑电路,允许采用CPLD（FPGA）芯片。④各数之间的显示时间间隔自己设定，但必须以能看清楚为准。可以自行设计时钟信号，也可以使用仿真软件自带的信号发生器。二、设计要求1．在选择器件时，应考虑尽量节省成本。因为只需要仿真结果，所以不需要考虑器件的扇出系数。2．根据技术指标，通过分析计算确定电路和元器件参数。3．画出电路原理图（元器件标准化，电路图规范化）。三、实验要求 根据技术要求制定仿真方案；验证所设计的电路，用软件 MultiSim仿真。四、推荐参考资料1. 数字逻辑电路教科书五、按照要求撰写课程设计报告成绩评定表：序号评定项目评分成绩1设计方案正确，具有可行性，创新性（15分）2设计结果可信（例如：系统分析、仿真结果）（15分）3态度认真，遵守纪律（15分）4设计报告的规范化、参考文献充分（不少于5篇）（25分）5答辩（30分）总分最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字： 2016 年 6 月 15日概述本电路可以用于显示各种有记录的数字。循环显示电路，能够循环显示2,3,...17这16个整数的平方根.函数发生器产生脉冲使计数器循环0-15并将数输入译码器，译码器输出m0’-m15’,通过与非门控制得到平方根的值，将值输入数码管显示。二、方案论证循环显示电路，能够循环显示2,3,...17这16个整数的平方根，就是需要显示数字。根据设计要求，不能使用带记忆的芯片，诸如寄存器，单片机等。只能采用时序逻辑电路及组合逻辑电路,允许采用CPLD（FPGA）芯片。所以采用计数器时序电路和译码器组合电路来完成实验。1.选择计数器时， 2-17有16个数，因此选择四位同步二进制计数器74LS161N,它具有同步置数和异步清零功能。产生计数脉冲有两种方式，一是由函数发生器产生的方波提供；二是由555定时器构成的多谐振荡器，产生100赫兹脉冲。如果精度要求高，也可采用石英振荡器。本科设使用第一种。2.在选择译码器的时候，选择74HC154DW_6V的4-16线译码器。一共16个输出，每个输出对应一个平方根值，输入到数码管。在选择数码显示管时，可以利用3个数码管来显示平方根的个位和小数点的后两位。系统功能框图如图1所示：图1三、电路设计循环计数电路其图如图2所示：图2此电路主要实现循环计数0-15。函数发生器XFG1产生方波脉冲给四位同步二进制计数器74LS161N的clk时钟端,当上升沿到来时钟端触发。CLR’为异步置零（复位）端，LOAD’为同步预置数控制端。ENP,ENT为工作状态控制端，RCO为进位输出端。ENP=ENT=LOAD’=CLR’=1时，电路工作在计数状态。QA-QD为输出译码显示平方根电路其图如图4所示：图374HC154DW_6V的4-16线译码器如图5所示：图4译码循环显示真值表如图5：数字开根号译码输出Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q1121.41m010000010100031.73m110001110110042m201000000000052.24m301000100001062.45m401000010101072.65m501000110101082.83m601000001110093m7110000000000103.16m8110010000110113.32m9110011000100123.46m10110000100110133.61m11110001101000143.74m12110011100010153.87m13110000011110164m14001000000000174.12m15001010000100图5Q0=m0+m1+m7+m8+m9+m10+m11+m12+m13 (1)Q1=m2+m3+m4+m5+m6+m7+m8+m9+m10+m11+m12+m13 (2)Q2=m14+m15