ICLayout3_07digitallayout浅析.ppt

* * * * * * /users/kia/Courses/EE5301/ VLSI Design Automation I – ? Kia Bazargan * * * * * * * 0.55 micron CMOS, 4 layer metal Clock load accounts for 40% of the total effective capacitance of the chip EE141 * EE141 * EE141 * * * * * * * * * * * * * * * * * * * * * * Digital Layout * Central Clock Trunk driver Clock Routing Trunk or Grid Multiple Clock Domains Clock Mesh * Digital Layout * 在完成电源网络和时钟网络的布线后，要考虑其他关键网络。通常根据一个说明芯片关键网络的列表来对它们进行布线。 * Digital Layout * 其他网络的布线 将关键网络的文件送入自动布线器，在完成芯片的大部分布线之前，在布线还相对比较容易的时候先对这些关键网络进行布线。同样，你可以在任何时候进行人工干预，直到所有的关键网络完全达到你的要求。 最后要做的是对电路