计算机组成原理JLP_4.1-4.3精要.pptVIP

P272某半导体存储器14KB，0000H～1FFFH为ROM区，2000H～37FFH为RAM区，地址总线A15～A0（低）。数据总线 D7～D0,读/写信号线R/W。选用EPROM芯片（4KB/片）；选用RAM芯片（2K×4/片）。 5. 1.计算容量、芯片数 ROM区容量：（1FFFH-0000H+1）=2000H（8K）； 芯片数= 8KB/4KB = 2(片) RAM区容量：（37FFH-2000H+1）=1800H（6K）； 芯片数= 6KB/ 2K×4 = 6(片) 2.各芯片（组）的地址范围与地址线 3.各芯片（组）片选逻辑式 4.存储器的逻辑图 A15A14A13A12A11A10…A0 0 0 0 0 0 …… 0(0000H) 0 0 0 0 1 …… 1(0FFFH) 0 0 0 1 1 …… 1(1FFFH) 0 0 1 0 0 1… 1(27FFH) 0 0 0 1 0 …… 0(1000H) 0 0 1 0 0 0… 0(2000H） 0 0 1 0 1 0… 0(2800H) 0 0 1 0 1 1… 1(2FFFH) 片选 芯片地址 芯片组 芯片地址 片选信号 片选逻辑 0-4K 1-4K 2-2K 3-2K A11～A0 A11～A0 A10～A0 A10～A0 CS0 CS1 CS2 CS3 A15A14A13A12 A15A14A13A12 A15A14A13A12A11 A15A14A13A12A11 2K×4 2K×4 2K×4 2K×4 4K×8 4K×8 需14位 地址寻址 14KB A13～A0 2K×4 2K×4 0 0 1 1 0 0… 0(3000H) 0 0 1 1 0 1… 1(37FFH) 4-2K A10～A0 CS4 A15A14A13A12A11 （3)画出存储芯片逻辑图 4K×8 8 12 …… 4K×8 8 12 2K×4 4 11 A11~A0 D7~D0 R/W CS0 CS1 CS2 ROM ROM RAM Y0 E3 C B A E1 E2 Y1 Y2 Y3 A12 A13 A14 A15 GND Vcc A11 A11 CS3 2K×4 RAM 4 2K×4 4 11 RAM 2K×4 RAM 4 CS4 A11 实验一 运算器实验（2学时） 时间: 9周（周一）下午 8、9节 实验二 存储器实验（4学时） 时间: 11周（周一）晚上 6:30-9:30 实验三 系统总线与总线接口实验（4学时） 时间: 12周（周一）晚上 6:30-9:30 实验四 微程序控制器实验（2学时） 时间: 13周（周一）下午 8、9节 实验五 CPU与简单模型机设计实验（4学时） 时间: 14周（周一）晚上 6:30-9:30 P272(修改)某半导体存储器16KB，0000H～1FFFH为ROM区，2000H～3FFFH为RAM区，地址总线A15～A0（低）。数据总线 D7～D0,读/写信号线R/W。选用EPROM芯片（4KB/片）；选用RAM芯片（2K×4/片）。 5. 1.计算容量、芯片数 2.各芯片（组）的地址范围与地址线（地址范围用十六进制） 3.各芯片（组）片选逻辑式(片选信号采用全译码，译码器用74LS138） 4.存储器的逻辑图 P272某半导体存储器16KB，0000H～1FFFH为ROM区，2000H～3FFFH为RAM区，地址总线A15～A0（低）。数据总线 D7～D0,读/写信号线R/W。选用EPROM芯片（4KB/片）；选用RAM芯片（2K×4/片）。 5. 1.计算容量、芯片数 ROM区容量：（1FFFH-0000H+1）=2000H（8K）； 芯片数= 8KB/4KB = 2(片) RAM区容量：（3FFFH-2000H+1）=2000H（8K）； 芯片数= 8KB/ 2K×4 = 8(片) 2.各芯片（组）的地址范围与地址线 3.各芯片（组）片选逻辑式 4.存储器的逻辑图 A15A14A13A12A11A10…A0 0 0 0 0 0 …… 0(0000H) 0 0 0 0 1 …… 1(0FFFH) 0 0 0 1 1 …… 1(1FFFH) 0 0 1 0 0 1… 1(27FFH) 0 0 0 1 0 …… 0(1000H) 0 0 1 0 0 0… 0(2000H） 0