第七单元组合逻辑电路.pptVIP

电子技术基础与技能（通信类） 人民邮电出版社 第7单元 组合逻辑电路 知识目标： 了解常用TTL 门电路的型号、使用常识；了解集电极开路门、三态输出门的功能及典型应用。 了解CMOS 门电路的型号及使用常识。 掌握组合逻辑电路的分析方法及读图方法，识别给定电路的逻辑功能。 熟知编码器、译码器的基本概念，会分析一般的编码器、译码器电路。 了解集成编码器、集成译码器的引脚功能及其应用。 了解常用半导体数码管的基本结构、工作原理。 技能目标： 学会查阅数字集成电路手册，根据逻辑功能要求选用集成门电路。 掌握TTL 和CMOS 集成电路引脚识读方法，掌握其使用常识。 掌握集成门电路的逻辑功能测试方法，学会使用集成逻辑门。 能根据电路图安装满足特定要求的组合逻辑电路，如表决器、数码显示器等。 掌握半导体七段显示数码管的使用方法。 第1节 集成门电路 一、TTL 集成逻辑门电路 二、CMOS 集成门电路 一、TTL 集成逻辑门电路 二、CMOS 集成门电路 1．CMOS 反相器 第2节 组合逻辑电路的分析和设计 一、组合逻辑电路的分析方法 二、 组合逻辑电路的设计 一、组合逻辑电路的分析方法 1．组合逻辑电路分析的一般步骤 二、 组合逻辑电路的设计 1．组合逻辑电路的设计方法 第3节 常用组合逻辑电路 一、编码器 二、译码器 2．二—十进制译码器 将4 位BCD 码翻译成对应的10 个十进制输出信号的电路称为二—十进制译码器。如图7.48（a）所示是二—十进制译码器示意图，从图中可见，其有4 个输入端，10 个输出端，故二—十进制译码器又称为4 线-10 线译码器。如图7.48（b）所示为译码器74LS42 的引脚排列图，10 条输出线 ～ ，分别对应于十进制的10 个数码，且输出低电平有效。其输入输出关系的真值表如表7.12 所示。 * * 中等职业教育课程改革国家规划新教材PPT 集成门电路 1 　组合逻辑电路的分析和设计 2 　常用组合逻辑电路 3 1．TTL 集成逻辑门 TTL 集成逻辑门电路是三极管—三极管逻辑门电路的简称，是一种双极型三极管集成电路。TTL 电路产品型号较多，我国TTL 数字集成电路分为CT54 系列和CT74 系列两大类。CT54 系列和CT74 系列电路具有完全相同的电路结构和电气性能参数。所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的工作范围也更大。 （1）与非门。 ① 结构及逻辑功能。 ② 常用的集成与非门。 （2）与门。 （3）非门。 （4）或非门。 2．其他类型TTL 逻辑门 （1）OC 门。实际电路中往往需要将两个或两个以上的与非门的输出端并联在一起，称为线与。把集电极开路的与非门称为OC 门。 （2）三态输出门（TS 门）。有高电平、低电平、高电阻3 种输出状态的门电路，称为三态门电路。 图7.12（a）中， 低电平有效。即当 = 0 时，其逻辑功能与普通与非门功能相同。而当 = 1 时，输出呈现高阻状态，输出端相当于断路状态。 图7.12（b）中，EN 高电平有效。即当EN = 1 时，其逻辑功能与普通与非门功能相同。而EN=0 时，输出呈现高阻状态，输出端相当于断路状态。 3．TTL 门电路使用注意事项 （1）TTL 集成电路引脚排列方法。引脚编号排列方法是：把凹槽标志置于左方（图中箭头指向为凹槽），引脚向下，逆时针自下而上顺序排列。 （2）多余或暂时不用的输入端的处理。 ① 对于与非门暂时不用的输入端可通过1kΩ 电阻接电源，或当电源小于等于5V 时可直接接电源，如图7.16（a）所示。 ② 不使用的与（ 与非）输入端可以悬空（悬空输入端相当于接高电平1），不使用的或（或非）输入端接地（接地相当于接低电平0）。实际使用中，悬空的输入端容易接收各种干扰信号，导致工作不稳定，一般不提倡。 ③ 将不使用的输入端并接在使用的输入端上，如图7.16（b）所示。这种处理方法影响前级负载及增加输入电容，影响电路的工作速度。 ④ TTL 电路输入端不可串接大电阻，不使用的与非输入端应剪短，如图7.16（c）所示。 （3）输出端的处理。 ① TTL 一般门电路输出端不允许线与连接，也不能和电源或地短接，否则将损坏器件。 ② OC 门和三态门电路可以实现线与连接。 2．CMOS 与非门 3．CMOS 或非门 4．CMOS 数字集成电路的特点 （1）静态功耗低。 （2）工作电源电压范围宽。 （3）噪声容限大。 （4）输入阻抗高。 （5）扇出系数大。 组合逻辑电路中任意时刻的输出状态取决于该时刻输入信号的状态，而与电路原来所处的状态无关，即电路不存