基于Cadence的电路版图绘制和验证.pptVIP

Exp#3 基于Cadence的电路版图绘制及验证 中国科学技术大学软件学院 Contents 芯片设计流程 版图设计 完成集成电路加工所需的各个掩模版上的图形 设计规则：设计者和工艺工程师之间的接口 基于Cadence的版图设计 工具：Virtuoso Layout Editor 设计规则检查 DRC 版图原理图一致性检查LVS 从版图中提取电路网表，然后将这个网表同电路原理图进行比较 版图寄生参数提取LPE 提取出包含寄生参数的spice网表，用于带有寄生参数的后仿真 CSMC双硅三铝混合信号工艺 TB：tub，n阱，作为pmos器件衬底 TO：Thin Oxide，有源区，作为mos的源漏区 GT：gate，多晶硅1，作为mos栅极 SP：P＋注入区 SN：N＋注入区 W1：接触孔，金属1到多晶硅和有源区的接触孔 A1：铝1，第一层金属 W2：通孔1，金属1和金属2的接触孔 A2：铝2，第二层金属 W3：通孔2，金属2和金属3的接触孔 CP：bond pad，pad开孔 IM：第二层多晶硅电阻阻挡层 PC：poly Cap，用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅 PT：p tub，p阱，作为nmos器件衬底 CSMC05MS工艺库文件 CMOS反相器版图设计与验证 版图绘制 设计规则验证DRC 指定输入输出文件 查看DRC结果并调整Layout 一致性验证LVS 一致性比对文件指定 等待并查看LVS验证结果 参数提取PEX 指定输出文件格式 Map与输出布局设定 指定提取参数与原理图中模型映射关系 生成后仿电路config图 (1)指定新文件类型 (2)获取源文件 (3)生成config图 运行后端仿真 实验报告 完成CMOS版图设计，DRC检查无误 完成LVS检查，获得正确结果 完成PEX，生成寄生参数图 完成后仿电路中CMOS反相器的DC、Trans仿真，记录结果，并与实验一比对，提交至教辅系统，截止时间 4月15日 24:00 sse.ustc.edu.cn 中国科学技术大学软件学院 版图设计流程与工艺 1 CMOS反相器版图设计 2 CMOS反相器后端仿真验证 3 电路设计 前端仿真 版图设计 后端仿真 其它 DRC Project下创建DRC、LVS、PEX用于版图设计不同环节，文件归类存储 Net描述 源文件 目标文件 中国科学技术大学软件学院 * * * *