5VHDL设计实例.ppt

再见! 四、智能函数发生器设计 函数发生器总体框图 递增斜波 递减斜波 三角波 方波 正弦波 阶梯波 五、数据采集系统设计 数据采集系统示意图 数据输入单元 数据采集系统总体框图 数据输出单元 fun值为3的仿真波形 fun值为0的仿真波形 fun值为1，k3值为0的仿真波形 循环检测报警模式 （3） 比赛用11分为一局来进行，甲乙双方都应设置各自的记分牌，任何一方先记满11分，该方就算胜了此局。当记分牌清零后，又可开始新的一局比赛。 六、乒乓游戏机设计 乒乓游戏机的功能 （1）???使用乒乓球游戏机的甲乙双方各在不同的位置发球或击球。 （2）???乒乓球的位置和移动方向由灯亮及依次点燃的方向决定，球移动的速度为0.1~0.5s移动一位。游戏者根据球的位置发出相应的动作，提前击球或出界均判失分。 乒乓游戏机顶层电路图 乒乓球仿真波形一 乒乓球仿真波形二 乒乓球仿真波形三 乒乓球仿真波形四 乒乓球仿真波形五 （6）?????? 增加测周期功能，就是当时钟频率低于0.99kHz的时候，显示的数值变成周期，以毫秒为单位。 七、数字频率计设计 3位数字频率计是用3个十进制数字显示的数字式频率计，其频率测量范围为1MHz。为了提高测量精度，量程分别为10KHz、100KHz和1MHz三挡，即最大读数分别为9.99kHz，99.9kHz和999kHz。要求量程自动换挡。具体功能如下： （1）?????? 当读数大于999时，频率计处于超量程状态，下一次测量时，量程自动增大一挡。 （2）?????? 当读数小于099时，频率计处于欠量程状态，下一次测量时，量程自动减少一挡。 （3）?????? 当超出频率测量范围时，显示器显示溢出。 （4）?????? 采用记忆显示方法，即测量过程中不显示数据，待测量过程结束以后，显示测频结果，并将此结果保持到下次测量结束。显示时间不小于1秒。 （5）?????? 小数点位置随量程变化自动移位。 测试信号是频率为5kHz脉冲时的仿真波形图 第一次仿真中的换档情况 对AD574 初始化 st0 st1 st2 st3 st4 打开片选，启 动12位转换 采样周期 中等待 STATUS=‘1’ : 正在转换！ STATUS=‘0’ : 转换结束！ 12位转换数 据输出有效 由 LOCK 发 数据锁存信号 PROCESS REG 时序进程 PROCESS COM 组合进程 PROCESS LATCH 锁存器 current_state next_state LOCK 状态机FSM FPGA/CPLD CLK CS A0 RC K12/8 STATUS D[11..0] AD574 Q[11..0] 模拟信号输入 采样数据输出 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY AD574 IS PORT(D :IN STD_LOGIC_VECTOR(11 DOWNTO 0); CLK ,STATUS : IN STD_LOGIC; CS,A0,RC,K12X8 : OUT STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(11 DOWNTO 0)); END AD574; ARCHITECTURE behav OF AD574 IS TYPE states IS (st0, st1, st2, st3,st4); SIGNAL current_state, next_state: states ; SIGNAL REGL :STD_LOGIC_VECTOR(11 DOWNTO 0); SIGNAL LOCK : STD_LOGIC; BEGIN COM: PROCESS(current_state,STATUS) BEGIN CASE current_state IS WHEN st0 = CS=1; A0=0; RC=0; LOCK=0; next_state = st1; WHEN st1= CS=0; A0=0; RC=0; LOCK=0; next_state = st2; WHEN st2= CS=0; A0=0; RC=0; LOCK=0; IF (S