数字电路和逻辑设计阶段练习二.docVIP

第二阶段练习题　 一、填空题 1．若一个逻辑电路，其任一时刻的输出仅取决于该时刻 输入变量 取值的组合，而与电路以前的 状态 无关，则该逻辑电路就称为组合逻辑电路。 2．若组合逻辑电路中有n个输入（X1，X2，…，Xn）和m个输出（Z1，Z2，…，Zm），则该电路的输入共有 2n 种可能的组合状态，并可用 m 个逻辑函数来加以描述。 3．组合逻辑电路的分析，实质上是由逻辑电路入手写出各个输出端的　　逻辑图　　　　　　，最终转换成函数的 真值表 形式的过程。 4．列出正确的真值表是组合逻辑电路设计的基础。只有先弄清哪些因素是 输入 变量、哪些因素是 输出 变量，以及它们之间的逻辑关系，才能列出正确的真值表。 5．A、B为两个1位二进制数，某电路的逻辑表达式为：=、= ，该电路具有判断这两个1位二进制数的大小的逻辑功能，即A＞B时，= 10 ；A＜B时，= 01 ；A = B时，= 00 。 6．将含有特定意义的数字或符号信息，转换成相应的若干位 二进制 的过程称为编码，具有编码功能的组合逻辑电路称为 编码器 　　。 7．将每一个代码译为一个特定的输出信号表示它原来所代表的信息称为　　译码　　　　过程，它是　　编码　　　　　逆过程。 8．二进制译码器的每一组输入组合对应一个输出端，所以输入n位二进制代码的译码器，必然有 2n 个输出端。如三位输入的译码器，就有 8 个输出端。 9．译码器还可用于实现函数发生器。译码器的每个输出都唯一地对应输入变量的一种组合，即对应由输入变量构成的一个 最小项 ，利用译码器的输出，再配合具有逻辑 或 功能的门电路，就可以实现任何组合逻辑函数。 10．数据选择器是 多 个输入数据对 一 个输出端的逻辑电路。 11．数据选择器也可用作函数发生器，只要将适当的数据或变量赋给地址选择 输入端和 数据 输入端，就可实现特定的函数。 12．一位二进制数比较器有两个一位输入A、B，三个比较结果输出F1、F2，F3。当A＞B（即A = 1、B = 0）时，F1 = 1；当A = B（即A = B = 0或A = B = 1）时，F2 = 1；当A＜B（即A = 0、B = 1）时，F3 = 1。则可列出比较器的最简逻辑表达式为：= 、= 、= 。 13．实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位位的加法器称为 半加器 ；将低位来的进位位与两个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器称为 全加器 。 14．在实现n位二进制数相加的过程中，低位产生的进位位逐位传送到高位，这种进位方式称为“ 行波进位 ”；一旦参加运算的加数确定后，便可同时产生各位进位，实现多位二进制数的并行相加，这种进位方式称为“ 先行进位D ”。 二、选择题 1. 下列对组合逻辑电路特点的叙述，（ B ）是错误的。 A. 电路中不存在输出端到输入端的反馈通路。 B. 电路主要由各种门电路组合而成，其中还包含存储信息的记忆元件。 C. 电路的输入状态一旦确定后，输出状态便被唯一地确定下来。 D. 电路的输出状态不影响输入状态，电路的历史状态也不影响输出状态。 2. 缆车A和B同一时刻只能允许一上一下地行驶。设A、B为1表示缆车上行，F为1表示允许行驶，则下列（ C ）逻辑表达式能实现该功能。 A. = B. = C. = D. = 3．某逻辑函数的最简表达式为=，在只有原变量没有反变量的条件下，按照该表达式实现的电路共需要（ A ）门电路。 A. 3种类型5个 B. 3种类型4个 C. 2种类型4个 D. 2种类型3个 4．某逻辑函数的最简表达式为=，在只有原变量没有反变量的条件下，若用与非门来实现，则电路共需要（ B ）个双输入端与非门门电路。 A. 5 B. 4 C. 3 D. 2 5．若同意为 1 、不同意为 0 ，通过为 1 、不通过为 0 ，则下列三输入端（ A ）门电路能实现“三人一致同意才通过”的表决功能。 A. 与 B. 与非 C. 或非 D. 异或 6．若同意为 1 、不同意为 0 ，否决为 1 、不否决为 0 ，则下列三输入端（ C ）