电子工程系实验指导书_SoPC系统开发.doc

  1. 1、本文档共26页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电子工程系实验指导书_SoPC系统开发要点

SoPC系统开发 实验指导书 引 言 《》是,是《数字系统设计》也是一门实践性很强的课程 通过这门课程的学习,使学生 本门课程内容:包括:片上最小系统SDRAM、PIO输出—LEDPIO输入—中断Interval Timer和基于SoPC的USB画笔设计与实现 本实验指导书旨在SoPC系统开发课程的实验进行规范包括:要求、或环境、、内容。学生本实验指导完成相应实验并提交实验报告。  设备与工具 这章主要介绍本实验指导以满足 DE2-115 开发板包括以下硬件资源: Altera Cyclone? IV 4CE115 FPGA 器件 Altera 系列配置– EPCS64 板上 USB Blaster 用于编程 ,同时支持 JTAG 模式和 AS 模式 2MB SRAM 2 片 64MB SDRAM 8MB 闪存 SD 卡插槽 4 个按钮开关 18 个滑动开关 18 个红色 LEDs 9 个绿色 LEDs 50MHz 晶振提供给时钟源 24-bit CD-品质声道 CODEC 带有线路输入, 线路输出和麦克风输入接口 VGA DAC (8-比特高速三通道 DACs) 带有 VGA 输出接口 TV 解码器 (NTSC/PAL/SECAM) 和 TV 输入接口 2 千兆以太网 PHY 带 RJ45 连接器 带有 A 类和 B 类 USB 接口的 USB 主从控制器 RS-232 收发器和 9 针连接器 PS/2 鼠标/键盘接口 IR 收发器 2 个 SMA 接头,用于外部时钟输入/输出 1 个 40-pin 扩展口,带二极管保护 1 个 HSMC 连接器 16x2 LCD 模组 开发板使用参见《 User Manual》最小系统、最小硬件 2、完成基于SBT的软件开发流程()最小上添加硬件系统(II CPU、JTAG UART、SYSTEM ID、On-Chip Memory)应用World!模板的软件工程,在 FPGA开发板上系统能够正常运行。、最小系统硬件设计(,存放路径及工程名可自行定义(包含中文 Device配置如下图所示。 (2)新建顶层原理图文件与工程名一致),保存,如下图。 (3)单击Tools-Qsys-Component Library-Embedded Processors-Nios II Processor,配置如下图所示。 (4)单击Component Library-Interface Protocols-Serial-JTAG UART,配置如下图所示, (5)单击Component Library-Peripherals-Debug and Performance-System ID Peripheral,配置如下图所示, (6)单击Component Library-Memories and Memory Controllers- On-Chip- On-Chip Memory(RAM or ROM),配置如下图所示, (7)AVALON总线连接关系如下图所示。8)双击Nios II CPU,将Reset Vector和Exception Vector修改为存储器p_memory,如下图所示。9)单击System菜单下面的rupt numbers,自动进行地址和中断分配。 下面的生成系统。 顶层原理图空白处,硬件如图所示单击。2)在顶层原理图中,在弹出的菜单中左键单击选择下图所示。 (13)单击Start Analysis Synthesis,如所示。 (14)分配管脚如下图所示。 (15)编译并设计下载到。 、最小系统件设计))软件工程路径(含中文))如下图所示。 (3)程序,如下图所示。 (4)新建软件工程(ello_world模板)如下图所示 (5)单击选择 (6)单击 如果系统硬件及软件正常运行,将在sole中打印显示 II!”。 3. 在片上最小上添加上次实验的uartus II工程打开,单击-Qsys,将上次实验得到的最小系统打开,如下图所示。单击将其移除。 (2)双击Component Library-Memories and Memory Controllers-External Memory Interfaces-SDRAM Interfaces-SDRAM Controller,配置信息如下图所示单击 (3)AVALON总线连接关系如下图所示,的两个椭圆形区域对应引脚输出)单击圆形区域中断) (4)II CPU,将Reset Vector和Exception Vector修改为如下图所示。 下面的rupt numbers,自动进行地址和中断分配。 下面的生成系统。 顶层原理图设计删除,顶层原理图空白

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档