多路串行LVDS信号转发电路设计与实现.pdf

第 卷 第 期 11 11 Vol.11 No.11 年 月 Electronic Component Device Applications 2009 11 Nov. 2009 doi:10.3969/j.issn.1563-4795.2009.11.015 多路串行LVDS信号转发电路 的设计与实现 傅玲 （中国电子科技集团公司第五十一研究所， 上海 201802 ） 摘 要： 介绍了一种采用串行LVDS 信号格式来设计终端处理系统的设计方案， 给出了 SN65LVDS93和SN65LVDS108 的原理特点及在多路串行LVDS信号转发电路中的应用与实现。 同时， 详细介绍了设计中 信号的 布局布线原则及注意事项。 LVDS PCB 关键词： 多路串行； LVDS ； 信号转发； 差分阻抗匹配； 电磁兼容； SN65LVDS108 0 引言 现代雷达和通讯系统中的电磁环境越来越复 杂。 为了保证系统控制命令的准确下发， 提高控 制信号的抗干扰能力， 并兼顾降低系统功耗， 可 采用串行LVDS信号格式来设计转发电路。 图 某终端处理系统构成示意图 1 终端处理系统的构成 1 2 芯片选择 某终端处理系统需对前级五台接收机实施工 作状态的控制。 终端设备控制命令字是采用28 终端设备控制命令字可由SN65LVDS93 芯片 bit 串行LVDS信号发射的， 五台接收机收到控制 将28 bit并行格式转变为28 bit 串行LVDS格式向外 命令字后各自对命令进行译码， 然后再执行相应 发射。 该芯片可将28 bit数据分为四组， 每组7 bit 的动作。 错误的动作会导致接收机上报终端设备 串行 信号， 再加上一组 倍于并行数据时钟 LVDS 7 的实测数据出错， 因而在终端设备和五台接收机 的 时钟信号， 共有五组 信号。 图 所 LVDS LVDS 2 之间有一台信号转发器， 以用于将终端设备的控 示是SN65LVDS93 芯片的功能框图。 该终端处理 制命令字转发给五台接收机， 同时将接收机上报 系统约定的系统时钟是20 MHz ， 因此， 7 bit 串行 的实测数据 也是串行 信号格式 转发给由 信号的传输率是 。 而要把每 ( LVDS ) LVDS 7×20＝140 Mbps 终端处理机、 终端录取机和显控计算机等组成的 组LVDS 串行信号一分五分发到五台接收机， 且 终端设备， 其系统构成如图 所示。 1 接收端每台接收机收到的五组LVDS 串行信号在