04-第四章Cortex-M3的异常处理.pptVIP

第四章 Cortex-M3 的异常处理 Cortex-M3的一些特性（一） 处理器状态的自动保存和恢复； 中断向量表读取与处理器状态保存并行处理； 支持尾链技术，当处理背靠背的中断时，不需在两个中断服务子程序之间进行入栈和出栈操作； 可动态重设中断优先级； NVIC 和 Cortex-M3 处理器核紧密耦合，可尽早处理中断，尤其是晚到的高优先级中断； Cortex-M3的一些特性（二） 中断的数目可以配置，从 1 到 240； 为 Handler 和 Thread 模式分别提供独立的栈和访问特权等级； ISR 调用采用 C/C++标准ARM 体系结构过程调用标准（AAPCS）； 可屏蔽优先级以支持临界区。 这些特性提高了处理异常的效率并降低了时间的延迟。 4.1 异常的类型 4.2 异常的优先级 4.3 异常处理 4.4 复位过程 4.5 多堆栈的设置 4.6 Abort 模式 4.1 异常的类型 Cortex-M3 处理器将复位、不可屏蔽中断、外部中断、故障都统一为异常。 故障（fault）是指令执行时由于错误的条件所导致的异常。同步故障是指当指令产生错误时就同时报告错误。异步故障则是指当指令产生错误时无法保证同时报告错误。 4.2 异常的优先级 NVIC 支持通过软件设置优先级。通过写中断优先级寄存器的 PRI_N 字段可以设置优先级，范围为 0~255。 通过软件设置的