EDA-1型数字系统设计实验板使用说明书.docVIP

EDA-1型数字系统设计实验板使用说明书 1．元件排布图 EDA-1型数字系统设计实验板元件排布图如图1所示。主要性能指标说明如下： ◆ 核心芯片采用CycloneII系列芯片EP2C5T144C8； ◆ 6只7段LED数码管（7SLEDA-7SLEDF），其中两只LED数码管（7SLEDA-7SLEDB）是由FPGA的I/O引脚直接驱动，而另四只LED数码管（7SLEDC-7SLEDF）是通过显示译码器CD4511驱动； ◆ 8只LED发光二极管，其中LEDR0-LEDR3为红色，LEDG0-LEDG3为绿色，发光二极管由FPGA I/O引脚直接驱动，高电平时点亮，低电平时熄灭。 ◆ 8只电平开关（SW0-SW7）输入，拨上时，输入高电平，拨下时，输入低电平； ◆ 2只单脉冲按钮（KEY0-KEY1），按下时产生一个正脉冲； ◆ 1路模拟波形生成电路，包括100MHz高速D/A转换器（U8）、单片集成开关电容滤波器LT6600-2.5（U9）和宽带高速双运放MAX4016（U10）； ◆ 由CD4060（U11）、32768Hz晶振等构成的晶体振荡器，并根据需要可引出8Hz、4Hz、64Hz、128Hz、512Hz和2048Hz等方波信号； ◆ 设有26芯扩展口（J4），包括+5V、GND、22根FPGA I/O引脚；I/O引脚号直接标示在实验板上，方便引脚锁定； ◆ 设置了AS配置接口（J2）和JTAG配置接口（J3）。 图1 EDA-1型实验板元件排布图 2．EDA实验板原理图 图2 EDA-1型实验板原理图 3．FPGA引脚锁定表 EDA-1型实验板引脚锁定表如表所示。 图3交通灯控制器示意图 图4 交通灯控制器状态转移图 设计二 可校时数字钟的设计 设计一个能进行时、分、秒计时的数字钟，能方便地对时、分、秒进行手动调节，以校准时间。数字钟的系统框图如图5所示。设置两位开关量进行模式选择00：计时；01：秒校时；10：分校时；11；时校时。 图5 可校时数字钟的系统框图 设计三 6位数字频率计的设计 设计一个数字频率计，测频范围：1Hz~999999Hz。实验示意图如图6所示。 图6 6位数字频率计的示意图 设计四 4位乘法器的设计 试设计一4×4二进制乘法器，其顶层符号图如图7所示。 输入信号：4位被乘数A（A3 A2 A1 A0），4位乘数B（B3 B2 B1 B0），启动信号START。 输出信号：8位乘积P（P7 P6 P5 P4 P3 P2 P1 P0），结束信号END。 当发出一个高电平的START信号以后，乘法器开始乘法运算，运算完成以后发出高电平的END信号。 图7 乘法器顶层符号 两个4位乘数从电平开关输入，按键KEY0产生START信号，用8只LED管显示乘积，END信号用7SLEDA数码管的a段显示。乘法器工作时需要一个时钟信号，从CLKIN输入。乘法器的实验示意图如图8所示。 图8 4位乘法器的示意图