allegro16.2元器件布局免费下载.docVIP

Cadence_SPB16.2入门教程——元器件布局 元器件布局 ??? 3.1 建立电路板(PCB) ??? 打开程序-Cadence SPB 16.2-PCB Editor，选择File-New，弹出新建设计对话框，如图3.1所示。 图3.1 新建设计对话框 ??? 点击Browse按钮，弹出文件对话框，在图标列表内选择保存的路径，输入文件名，最好单独保存在一个文件夹里，如图3.2 所示。 图3.2 选择文件保存路径 ??? 单击打开关闭文件对话框。回到New Drawing对话框，单击OK退出。如果想使用向导来建立电路板，则在New Drawing对话框中选择Board(wizard)，如图3.3所示。 图3.3 使用向导方式生成电路板 ??? 选择Board(wizard)点击OK后就会出来一个向导对话框，按照提示一步一步设置好直到完成即可。 ??? 3.2 导入网络表 ??? 打开程序-Cadence SPB 16.2-PCB Editor，打开3.1节用手工建立好的电路板test.brd。选择菜单File-Import-Logic，如图3.4所示。 图3.4 导入网络表 ??? 弹出Import Logic对话框。如图3.5所示。在Import logic type组合框内选择网络表输出的类型，因为原理图是用Orcad Capture设计的，所以选择Design entry CIS(Capture)。Place changed component组合框用来选择导入新的网络表后是否更新PCB中的元件封装。 ??? ·Always：总是更新； ??? ·Never：从不更新； ??? ·If same symbol：一样的时候不更新。 ??? ·Allow etch removal during ECO：新导入网络表后，allegro将网络关系改变了的管脚上的多余走线删除。 ??? ·Ignore FIXED property：当满足替换条件或者其它更改删除时是否忽略有FIXED属性的元件、走线、网络等等。 ??? ·Create user-defined properties：根据网络表中用户定义的属性在电路板内建立相同的属性。 ??? ·Create PCB XML from input data：生成XML格式文件。 图3.5 Import Logic对话框 ??? 由于是新导入网络表，上面只需要选择Import logic type就可以，其它默认。Import directory编辑框输入的是网络表的路径。点击右边的按钮弹出一个文件选择对话框，如图3.6所示。 图3.6 文件对话框 ??? 选择存放网络表的目录(共三个文件)点击OK 关闭对话框。也可直接在Import directory编辑框输入路径。然后点击Import Cadence按钮，完成后可以点击Viewlog按钮来查看是否有错误，如果有错误一般都是路径不对，或者原理图元件封装名称不对应，原理图中元件符号管脚与封装管脚不对应造成的，将这些错误一一排队后再重新导入网络表，直到没有错误和警告。 分页 ??? 3.3 摆放元器件 ??? 为了摆放元件和画线更精确，需要将网格设置成合适的大小。点击Steup-Grids，弹出Define Grid 对话框，将Non-Etch 与All Etch的大小都设置为5mil(或者更小)，如图3.7所示。所有的Offset 都不需要设置。点击OK关闭对话框。 图3.7 设置PCB网格大小 ??? 摆放元件之前先画一个 outline 区域，否则不能用Quickplace 命令来快速摆放元件。如果PCB板的大小形状已经确定那就么按确定的来画，如果未确定的，可以先画一个大概的形状，所有元器件的布局确定后再重新修改。 ??? 点击左边工具栏的 图标，或者选择菜单项Add-Line。Options 窗口设置如图3.8所示，Line width(线宽)选择10mil。 图3.8 画板框 ??? 然后点在工作区域内点点鼠标左键画出一个封装的区域，现在还没必要很精确的确定板框，待所有元件都摆放好后再调整。 ??? 元件摆放有手工和快速自动摆放两种方式。快速摆放可以很快的将满足条件的元件摆放出来，并按照元件类型和编号顺序摆放。点击Place-Quickplace菜单，弹出Quickplace对话框，如图3.9所示。 图3.9 Quickplace 对话框 ??? (1)Placement Filter ??? ·Place by property/value：按照元件在原理图定义的属性或元件值来摆放； ??? ·Place by room：按原理图中元件定义的room属性放置； ??? ·Place by part number：