第14章MOS集成电路版图设计基础-湖南城市学院教务处.ppt

内容提要 IC设计流程 版图设计规则 版图设计步骤 一、IC设计流程 1.宽度规则(Width rule):由工艺（光刻）极限尺寸确定 N阱：制作PMOS管的Nwell尺寸 NCOMP/PCOMP：有源区 多晶硅 ： 接触孔 ： 金属条 过孔 ： 键合点（PAD） 版图布局示意图： 5.版图检查与验证 DRC (ERC):设计规则检查 LVS：版图与原理图一致性验证 Ledit 版图工具简介 位置:桌面/tanner/ledit9/ ledit90 Ledit 窗口简介 鼠标移动精度设置： setup菜单下 精度设置：Grid标签 DRC :设计规则检查 版图与芯片示意图： 传输门加法器 半导体 集成电路 学校：湖南城市学院 院系：通信与电子工程学院 专业：电子科学与技术 时间：2012年上学期 第14章MOS集成电路版图设计基础 总体要求 系统功能设计 寄存器传输级 描述 寄存器传输级 模拟与验证 子系统 /功能块 综 合 门级逻辑 网表 逻辑模拟 与验证 电路模拟 与验证 版图生成 逻辑图 电路图 System C Verilog(VHDL) AHDL 模拟 数字 modelsim SPECTURE DC SPICE/ SPECTURE modelsim APOLLO(自动) CADENCE的Virtuso 最终版图数据 与测试向量 制版 与工艺流片 计算机辅助 测试( ICCAT ) 生产定型 工艺模拟 版图几何设计规则和 电学规则检查 网表一致性检 查和后仿真 DRACULA,DIVA,CALIBRE 同右 二、IC设计规则(Design Rule) 2.间距规则(space rule)：避免短路 3.交叠规则（overlap rule）：防止实际工艺偏差造成的开路或短路 0.20 N阱内的N区距N阱的边界 NW.4 1.10 N阱内的P区距N阱的边界 NW.3 1.10 N阱间距 NW.2 1.70 宽度 NW.1 NW.2 NW.4 NW.5 NW.6 NW.3 Nwell NCOMP Legend 二、IC设计规则 Cont. (以0.35umN阱CMOS工艺为例) PCOMP 0.78 孤立的N/P注入区的最小面积 (um2) DIF.12 0.60 N阱内NCOMP 到 PCOMP 距离 DIF.6 0.60 PCOMP 到 PCOMP 距离 DIF.4 0.60 NCOMP 到 NCOMP 距离 DIF.3 0.40 沟道宽 DIF.2 0.30 宽度 DIF.1 DIF.1 DIF.1 DIF.1 DIF.1 DIF.4 DIF.3 DIF.6 DIF.2 DIF.5 DIF.2 DIF.7c DIF.7c N-well Legend DIF.7 DIF.7 DIF.10 DIF.8 DIF.12 Contact Poly 2 PCOMP NCOMP 0.50 栅与源漏区边界的最小间距 PL2.4 0.45 栅超出有源区距离 PL2.5 0.45 栅间距 (excluding serifs) PL2.3 0.35 栅宽（3.3V） PL2.2 PL2.6a PL2.6b PL2.6b PL2.6b PL2.5 PL2.6 PL2.4 PL2.2 PL2.1 PL2.3 PL2.3 0.05um 0.1um 0.05um 0.05um PL2.5 N-Well Comp Poly 2 Contact Legend Dog Bone 0.40 栅上的接触孔与有源区间距 CON.7 0.30 有源区的接触孔与栅的间距 CON.6 0.15 多晶硅栅上的接触孔到多晶硅栅边界的距离 CON.5 0.15 扩散区的接触孔与边沿的距离 CON.3 0.40 接触孔最小间距 CON.2 0.40x0.40 最大/最小接触孔尺寸 CON.1 CON.2 CON.3 CON.5 CON.6 CON.1 CON.4 CON.7 CON.5 Comp Poly 2 Contact Legend Butting Contact (Polyicide Only) 0.15 金属条两边覆盖过孔或接触孔宽度 Mn.3 0.60 金属条间距 Mn.2 0.60 金属条宽 Mn.1 Mn.1 Mn.2 Mn.2 Mn.5 Mn.3 Mn.4 Vn.2 Vn.3 Vn.1 Metal Via/ Contact Legend 说明：实际版图中，顶层金属会有不同，间距和条宽都会增加。 0.15 金属条两边覆盖过孔 （所有金属层） Vn.3 0.45 过孔间距 Vn.2 0.45 x 0.45 过孔尺寸 Vn.1 30 间距 PAD.2 2.5 顶层金属四周