奋斗的小孩之altera系列第二十三篇分频器.PDFVIP

FPGA 培训专家 奋斗的小孩之altera 系列 第二十三篇 分频器 对于每一个的小实验，我们都可以把它看作是一个小项目，逐步 的去分析，设计，调试，最后完成功能。下面我们就开始我们的“小 项目”。 项目名称：分频器 具体要求：将本地晶振分频成一定的频率。 架构图如下： 系统设计： 1. 工程的名称：div_freq。 至芯科技论坛 FPGA 培训专家 2. 状态转移图如下： HW：高电平所占的周期数 LW：低电平所占的周期数 设计代码如下： /* 模块名称：div_freq 模块功能：将本地晶振分频成一定的频率且占空比可调 编写时间：2016-08-22 作者：至芯科技奋斗的小孩 邮箱：zxopenhxs@126.com */ module div_freq (clk, rst_n, clk_out); 至芯科技论坛 FPGA 培训专家 input clk; input rst_n; output reg clk_out; parameter HW = 50;//高电平的周期数 parameter LW = 50;//低电平的周期数 reg state; localparam s0 = 1b0; localparam s1 = 1b1; reg [25:0] cnt;//计数器 always @ (posedge clk or negedge rst_n) begin if (!rst_n) begin clk_out = 1b1; 至芯科技论坛 FPGA 培训专家 state = s0; cnt = 0; end else begin case (state) s0 : begin//高电平 if (cnt HW - 1) begin cnt = cnt + 1; state = s0; clk_out = 1b1; end else begin cnt = 0; state = s1; clk_out = 1b1; end end 至芯科技论坛 FPGA 培训专家 s1 : begin//低电平 if (cnt LW - 1) begin cnt = cnt + 1; state = s1;