基于MIPS指令集的32位RISC处理器逻辑设计.docVIP

本 科 生 毕 业 论 文 题 目： 院 系： 专 业： 学生姓名： 学 号： 指导教师： 副教授 二〇〇年月 摘要 本文的首先概述了MIPS指令集的重要特征，为讨论CPU的具体设计奠定基础。本文设计的3个版本的CPU均实现了一个共包含59条指令的32位MIPS指令子集。 本文的主体部分首先详细描述了处理器各个独立功能模块的设计，为后续的整体设计实现提供逻辑功能支持。随后按照单周期、多周期、流水线的顺序，循序渐进的围绕着指令执行过程中需经历的五个阶段，详细描述了3个版本的处理器中各阶段的逻辑设计。在完成了各个版本的CPU的整体逻辑设计后，通过Quartus II时序仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。 本文还通过Quartus II 7.2中的Quartus II Time Quest Timing Analyzer软件，基于Altra公司的FPGA器件比较分析了所设计的3个版本CPU的性能。其中单周期CPU基于Altra公司的Cyclone III系列EP3C120F484C7器件综合的频率可达10.417MHz，而多周期CPU的综合频率可达12.935MHz，五级流水线CPU的综合频率可达1