PROTELDXP制作PCB的流程.docVIP

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PROTELDXP制作PCB的流程

PROTEL DXP制作PCB的流程 用DXP做一个可以拿工厂加工的PCB成品,大体上可以分两步,一个是绘制原理图,做好相应的电气连接,然后生成PCB布线敷铜,当然其中还有很多细节问题。以下是个人的一点经验~~~ 说一下大体的流程,基本的操作方法就不说了,重点提一下容易出错的地方。 一、新建一个PROJECT: 这个就不多说了,是最基本的,很多软件都大同小异。PROTEL DXP一个工程下一般有四种格式文件:.SCHDOC(原理图),.PCBDOC(PCB图文件),SCHLIB(原理图元件库),PCBLIB(PCB封装库)。后两个大多是因为标准库里没有你所要的元件或封装,用户根据需要制作的。 二、绘制原理图: a) 图纸设置: 执行DesignDocument Options,对图纸的大小、方向、标题栏以及颜色等进行设置。 执行ToolsSchematic Preferences,对原理图网格(Grids)的设置。 b) 放置元件: 从Libraries里寻找需要的元件,拖动到原理图上,使用Libraries的Search功能时,记得点上Libraries on path。一般要养成良好的习惯,就是每放置一个新元件,查看其封装是否与用户所使用的器件吻合,不是就要做相应修改,或者自己制作封装。元件管脚标号也必须与封装的管脚对应。 c) 制作元件: 有些元件,DXP自带的Libraries里不一定有,这就需要自己绘制元件。元件只是识一个标识,形状与实物不要求百分百吻合。只要相应的管脚正确就可以。 绘制元件,放置好管脚,需要对管脚属性进行设置,管脚标注需要在名称上加杠的,例如“CE”上要加杠,就写成“C\E\”,则图上就加上杠了。 在SCH Libraries里,Components的Edit编辑元件的属性,点Place则将切换到原理图上放置该元件。 d) 制作封装: 也是一个绘图的过程,尤其要注意的是绘制完毕,需要点击EditSet Reference后面的三个选项任选其一,这个设置是相应封装的参考坐标,不做设置在生成PCB后将找不到该封装,而且无法定位,所以这点很重要。 e) 布线: 对应的管脚都连接上,如果使用Place Net Label,在需要连接的对应两个短线的上方放置标注相同的Net Label,则生成PCB时,这两条对应短线是相连的。需要注意的是Net Label必须放置在短线上方,最好是将需要连接的元件管脚引出一段导线,然后放上Net Label,检查Net Label与管脚是否相关联上:鼠标放置在导线上,如果出现与Net Label一样的标注则两者相关联。 (关于总线bus:一般用Net Label就可以表示电气关联关系,bus本身没有任何电气特性,安放bus完全是为了让人容易看懂,不放也罢) f) 生成(或者更新)元器件流水号: 执行ToolsAnnotate,点击Reset Designators和UpdateChangesList,则给原理图里各个元件自动编号。新弹出的窗口中依次点击Validate Changes和Execute Changes,确认无误,关闭该对话框。 g) 生成ERC报告: 执行ProjectProject OptionsError Reporting里可以看到ERC报告将根据这个规则进行检查报错。执行Project下的Compile Document****则生成ERC结果报告,在SystemMessage里可以查看错误或警告信息。根据报告进行修改重新编译直至没有错误。 h) 生成元器件列表: 执行ReportBill of materials将生成元器件的详细列表。 i) 生成网络表: 执行DsignNetlistProtel将在工程文件目录下生成网络表,可以通过查看网络表中各个元件封装和连接是否正确。对于网络报表的检查至关重要,如果没有出现错误才可以继续。 三、PCB图的生成和加工: 在原理图制作的各个步骤都真确无误的执行完后,开始生成PCB。 a) 规划电路板: 单击”Keep-Out Layer”层,该层为禁止布线层,一般用于设置电路板的电气边界。执行PlaceKeepoutTrack,画出PCB图的大体边界(摆放好元件封装后需要进一步的调整边界)。 b) 加载原理图元件封装: 执行DesignImport Changes From[***]命令,在弹出的对话框顺次点击即可。 c) 自动布局元器件: 执行ToolsAuto Placement*****命令,即可进行元器件的自

文档评论(0)

2017ll + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档