Verilog介绍.pptVIP

Verilog HDL 电子学教研组 杨荣峰 电机楼10032#yrf@hit.edu.cn Verilog硬件描述语言 语言介绍、模块概念 语言元素：基本规范、数据类型 表达式、verilog进程介绍 语句 Task、function、编译预处理指令 语法总结与实例 FIR、FSM、CORDIC算法介绍与实现 CRC、加密解密算法之DES算法介绍 参考书籍 北航：夏宇闻。Verilog数字系统设计教程 IEEE Std 1364-2001 Revision of IEEE Std 1364-1995 IEEE Standard Verilog? Hardware Description Language Verilog HDL: A Guide to Digital Design and Synthesis, Second Edition。By Samir Palnitkar 网上资源：电子书、PPT、BBS论坛 Google 王金明：《Verilog+HDL+程序设计教程》及配套源码.pdf Verilog语言介绍 1.介绍 历史、特点、应用 描述风格：抽象级别 综合和仿真介绍 2.程序结构介绍 模块和实例 3.结构建模方法 1.介绍 历史、特点、应用 描述风格：抽象级别 综合和仿真介绍 2.程序结构介绍 模块和实例 3.结构建模方法 什么是Verilog HDL 同VHDL一样，是一种应用广泛的硬件描述语言 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言 CPLD/FPGA的开发语言 用程序语言描述硬件电路功能与连线 描述电路的连接 描述电路的功能 在不同抽象级上描述电路 描述电路的时序 表达具有并行性 使用HDL描述设计具有下列优点： 设计在高层次进行，与具体实现无关 设计开发更加容易 早在设计期间就能发现问题 能够自动的将高级描述映射到具体工艺实现 在具体实现时才做出某些决定 HDL具有更大的灵活性 可重用 可以选择工具及生产厂 HDL能够利用先进的软件 更快的输入 易于管理 Verilog历史 Verilog HDL是在1983年由GDA(GateWay Design Automation)公司的Phil Moorby所创。Phi Moorby后来成为Verilog-XL的主要设计者和Cadence公司的第一个合伙人。 在1984~1985年间，Moorby设计出了第一个Verilog-XL的仿真器。 1986年，Moorby提出了用于快速门级仿真的XL算法。 1989年Cadence公司收购了GDA公司，Verilog HDL语言成为Cadence公司的私有财产 1990年Cadence公司公开了该语言并成立了一个非盈利国际组织OVI（Open Verilog International）促进其发展 OVI负责推广Verilog HDL并于1995年使其为IEEE所接受成为一种标准，即Verilog HDL1364-1995。 2001年IEEE发布了Verilog HDL1364-2001标准。 应用情况 研发生产 欧洲：VHDL 北美、日本、中国：Verilog 学术界 VHDL 特点 为什么要选用Verilog HDL? 符合C语言语法习惯 简单，容易上手，缩短培训时间，如果有数字电子技术和C语言的基础，稍加学习即可编写能实现的电路。 通常认为24小时即可完成Verilog的学习。 通常认为先学习Verilog，有了硬件描述语言的观念和思维后可再学习VHDL Verilog VS. VHDL 难易程度 语言风格：VHDL严谨、Verilog自由 一般认为Verilog HDL在系统级抽象方面略逊于VHDL，而在门级开关级描述方面强于VHDL 这两种语言也是在不断发展中的，功能不断提升与完善，并且也有部分交融，比如由于Verilog强大的门级描述能力，使得VHDL的底层实质上也是由Verilog HDL描述的器件库所支持的。 综上： 对大多数用户而言，在性能上两种语言的差异可忽略，都能达到设计目的 选择何种语言，仅仅取决于周围的环境 开发环境、资料、资源 同事、已有的程序 习惯 Verilog HDL特点 类C。但也仅仅是语法上的相似而已 硬件描述语言：并发执行，多条语句可能同时执行，在硬件上，实现不同功能的电路在同一时刻工作 具有时序的概念，硬件电路输入到输出存在延迟。 语法规则死，差错仿真功能弱，错误信息不完整，较C语言更难发现错误 Verilog的抽象层次 Verilog 模型是实际电路不同级别、不同层次、程度上的抽象 系统级（system-level）：用语言提供的高级结构能够实现所设计模块的外部性能的模型。 算法级（algorithm-le