2010-数字电子技术(第3章).pptVIP

说明有效电平为高电平，且由输出状态便知道输入代码值，此种功能称为译码功能。结论:电路为2-4译码器（高电平有效）。 由表看出， A1A0=00时，F=D0； A1A0=01时，F=D1； A1A0=10时，F=D2； A1A0=11时，F=D3。 半加和全加的概念 两个n位二进制数相加，是从最低有效位开始相加，得到“和数”并传送进位最后得到结果。 最低位只有加数和被加数相加，称为半加； 其余各位是加数、被加数和相邻低位的进位相加称为全加。 （3）半导体数码管和七段字型译码器 a b c d e f g 共阳级段码 共阴极段码 给出数字 填段码 七段字型译码器标准芯片产品 接共阳极数码管 接共阴极数码管 共阳级数码管译码器74LS47功能表 七段字型译码器内部电路结构 电路实例 +5V 3、数据选择器 (1)定义:数据选择器又叫多路开关，简称MUX (Multiplexer)。数据选择器的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。 数据选择器原理示意图 A1 A0 F 0 0 0 1 1 0 1 1 D0 D1 D2 D3 A1 A0 F 0 0 0 1 1 0 1 1 D0 D1 D2 D3 (2)典型芯片:双四选一数据选择器74153 双四选一数据选择器74153的逻辑图 八选一数据选择器74151的逻辑图 (3)典型芯片:八选一数据选择器74151 E D0 D1 D2 F D3 D4 F D5 D6 D7 A3 A2 A1 （4）用MSI数据选择器实现逻辑函数 例3-11 试用74151实现逻辑函数Y(A,B,C)=∑(m1,m2,m4,m7) D0=0 D1=1 D2=1 D3=0 D4=1 D5=0 D6=0 D7=1 D0 D1 D2 D3 D4 D5 D6 D7 0 1 1 0 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y=F 的条件 F Y A B C A2 A1 A0 E D0 D1 D2 F D3 D4 F D5 D6 D7 A3 A2 A1 Y A B C +5V 例3-12 试用74153实现逻辑函数Y(A,B,C)=∑(m1,m2,m4,m7)=ABC+ABC+ABC+ABC B A Y 1 C +5V 4、 数据分配器 定义:数据分配器又称多路解调器,简称DEMUX.其功能是 将一路数据根据需要送到被指定的一路输出通道上去。 当A2A1A0=000时 A2A1A0=001时 A2A1A0=111时 用三线-八线译码器74138可以实现八路DEMUX。 F 0 F 1 F 2 F 3 F 4 F 5 F 6 F 7 74138 S 1 S 2 S 3 A 2 A 1 A 0 A 2 A 1 A 0 1 D 数据输入 原码输出 ( a ) 若令S1=D， 则构成另一种DEMUX。 A2A1A0=001时， A2A1A0=111时， 用三线-八线译码器74138可以实现八路DEMUX。 课堂练习 设计逻辑电路实现一个三人裁决器. 要求: 用简单门电路实现; 用译码器实现; 用数据选择器实现. 5、数值比较器 数值比较电路是用来比较两个二进制数的大小或是否相等的电路。 1位数值比较器 4位数值比较器 A3 A2 A1 AB A0 B3 A=B B2 B1 AB B0 ab ab a=b 4位比较器级联形成8位比较器 6、算术运算电路 (1)加法器 * * 第3章 组合逻辑电路 （1）从电路结构上看，组合逻辑电路由门电路组成，不包含记忆元件。 （2）从逻辑功能上看，任一时刻的输出仅与该时刻的输入有关，与该时刻之前 电路的状态无关。 一、组合逻辑电路的特点 二、小规模集成电路构成的组合逻辑电路的分析和设计 1、组合逻辑电路的分析:(1)由逻辑电路图得到逻辑表达式，(2) 由逻辑表达式得到真值表，(3)分析真值表规律，说明电路的逻辑功能。 例3-1： 分析下面逻辑功能，说明其逻辑功能。 由逻