数字时钟集成电路引脚功能.docVIP

下载本文档

21
0
约小于1千字
约 4页
2017-05-31 发布于北京
举报
版权申诉

数字时钟集成电路引脚功能.doc

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字时钟集成电路引脚功能 1、74LS08 四2输入与门 2、74LS32 四2输入或门 3、74LS30 八输入与非门 4、74LS04 六非门 5、74LS74 双D触发器集成电路74LS74内含有两个独立的上升沿双D触发器，每个触发器有数据输入（D）、置位输入（D）、复位输入（D）、时钟输入（CP）和数据输出（Q、）。D、D的低电平使输出预置或清除（低电平有效），而与其它输入端的电平无关。当D、D均无效（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下（下降沿不作用）传送到输出端。 6、CD4518 二-十进制同步加法计数器 7、74LS248 显示译码器 16 VCC 8 GND a b c d e f g 连接数码管输出高电平点亮数码管 D C B A 连接计数器输出端；D为最高位灯测试输入端（低电平有效）脉冲消隐输入端（低电平有效）消隐输入（低电平有效）/脉冲消隐输出（低电平有效） 8、74LS10 三3输入与非门 9、CD4060振荡/分频器 CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。