数字系统的逻辑电路分为两大类.docVIP

数字系统的逻辑电路分为两大类，即组合逻辑电路和（ ） 答案时序逻辑电路 填空题 0.4 2 1 时序电路的输出与（ ）有关。 答案当前输入和当前状态 填空题 0.4 2 1 组合电路中的险态是由于（ ）引起的 答案门电路的延时 填空题 0.4 2 1 组合电路中的险态是由于（ ）引起的。 ①门电路的逻辑关系 ②门电路的延时 ③电路干扰 ④随机信号 答案2 选择题 0.4 2 4 在数字逻辑电路中，高电平用“1”表示，低电平用“ 0” 表示 。 答案F 判断题 0.2 1 0 功能相同的两个逻辑电路，若其中一个有险象，则另外一个也有险象 （ ） 判断题 0.2 1 0 并不是所有的竞争都会产生冒险 （ ） 答案T 判断题 0.2 1 0 设Si为一位全加器的和，（Si）d为Si的对偶式，则有Si=（Si）d （ ） 判断题 0.5 7 0 时序电路的结构特征是包含有存储元件。 （ ） 判断题 0.2 1 0 设A，B均为一位二进制数，则它的半加和SH=AB+AB或A⊕B （ ） 答案T 判断题 0.2 1 0 功能相同的逻辑电路，若其中有一个有险象，则其它电路也有险象 （ ） 判断题 0.7 1 0 从电路结构来看，组合逻辑电路具有哪两个特点？ 答案1）电路由逻辑门组成，没有存储器件，无记忆功能； 2）输入信号是单向传输的，电路中不存在任何反馈回路。 问答题 0.4 10 0 判断函数F=（A + B ）（A + C ）组成的逻辑电路是否存在冒险，若存在则消除可能出现的冒险 答案可以出现险态，当B=1，C=1时，F＝A A,出现险态，通过增加冗余项来消除险态。 F=（A+B）（A+C）（B+C） 分析题 0.6 10 0 用基本公式和基本规则证明下列等式 A⊕B⊕C=A⊙B⊙C 答案证明 原式左边=A⊕B⊕C=AB⊕C+AB⊕C = A (B C + B C ) + A ( B C + B C ) = A B C + A B C + A B C + A B C 原式右边=A⊙B⊙C=A B⊙C + A (B⊙C) = A ( B C + B C ) + A ( B C + B C ) = A B C + A B C + A B C + A B C 原式左边=右边 证明题 0.4 10 0 用或非门实现函数 F（A，B，C，D）=∏M（0，1，2，3，8，12）·∏d（4，5） 答案A 设计题 0.5 10 0 用或非门实现函数 F（A，B，C，D）＝AB＋AC＋AD＋AD 答案 设计题 0.5 10 0 设计一个代码转换电路，将一位8421BCD码转换成余3码。要求： 1）建立真值表 2）写出函数的最小项表达式 3）化简函数表达式 4）将表达式表示成“与非”形式 （要求按设计步骤做，要求画逻辑图）。 输入 输出 ABCD WXYZ 0000 0011 0001 0100 0010 0101 0011 0110 0100 0111 0101 1000 0110 1001 0111 1010 1000 1011 1001 1100 1010 dddd 1011 dddd 1100 dddd 1101 dddd 1110 dddd 1111 dddd 2)函数表达式 W(A,B,C,D)=∑m(5,6,7,8,9)+∑d(10,11,12,13,14,15) X(A,B,C,D)=∑m(1,2,3,4,9)+∑d(10,11,12,13,14,15) Y(A,B,C,D)=∑m(0,3,4,7,8)+∑d(10,11,12,13,14,15) Z(A,B,C,D)=∑m(0,2,4,6,8)+∑d(10,11,12,13,14,15) 3) 化简函数表达式 W(A,B,C,D) = A+BC+BD X(A,B,C,D) = B C + B D + B C D Y (A,B,C,D) = C D + C D Z(A,B,C,D) = D 3) 将表达式表示成“与非”形式 W(A,B,C,D)= A+BC+BD = A B C B D X(A,B,C,D)= B C + B D + B C D = B C B D B C D Y(A,B,C,D)= C D + C D =C D