抢答器电路设计报告.docx

PAGE \* MERGEFORMAT19 抢答器电路设计报告 目录  TOC \o 1-4 \h \z \u  HYPERLINK \l _Toc439873017 一、 设计任务和要求  PAGEREF _Toc439873017 \h 2  HYPERLINK \l _Toc439873018 二、 设计的方案的选择与论证  PAGEREF _Toc439873018 \h 2  HYPERLINK \l _Toc439873019 三、 电路设计计算与分析  PAGEREF _Toc439873019 \h 3  HYPERLINK \l _Toc439873020 1．抢答电路的设计  PAGEREF _Toc439873020 \h 3  HYPERLINK \l _Toc439873021 2．定时电路的设计  PAGEREF _Toc439873021 \h 6  HYPERLINK \l _Toc439873022 3．报警电路的设计  PAGEREF _Toc439873022 \h 9  HYPERLINK \l _Toc439873023 4．计分电路的设计  PAGEREF _Toc439873023 \h 13  HYPERLINK \l _Toc439873024 四．电路仿真  PAGEREF _Toc439873024 \h 14  HYPERLINK \l _Toc439873025 1.仿真软件的介绍  PAGEREF _Toc439873025 \h 14  HYPERLINK \l _Toc439873026 2.设计困难、解决方案  PAGEREF _Toc439873026 \h 14  HYPERLINK \l _Toc439873027 3.总电路的仿真  PAGEREF _Toc439873027 \h 15  HYPERLINK \l _Toc439873028 五.总结及心得  PAGEREF _Toc439873028 \h 17  HYPERLINK \l _Toc439873029 六.元器件表  PAGEREF _Toc439873029 \h 17  HYPERLINK \l _Toc439873030 七 .参考文献  PAGEREF _Toc439873030 \h 18  设计任务和要求 可容纳八组参赛的数字式抢答器。 电路具有第一抢答信号的鉴别与保持功能。 抢答优先者声光提示。 回答计时与计分。 设计的方案的选择与论证 我的设计选择的是数字电路设计 显示电路 锁存器 抢答按钮 优先编码电路 报警电路 控制电路 控制开关 显示电路 定时电路 秒脉冲产生电路 显示电路 计分电路 接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。 电路设计计算与分析 1．抢答电路的设计 优先编码器是8线输入3线输出的二进制译码器，其作用是将输入I0~I7这8个状态分别编成8个二进制输出。其功能如下表所示。由表中可看出74LS148的输入为低电平有效。优先级别从I7至I0递降。另外它有输入使能Ys和YEX。 ST=0允许编码，ST=1禁止编码，此时输出Y2Y1Y0=111 Ys主要用于多个编码器的级联控制，即Ys总是接在优先级别低的相邻编码器的ST端。当优先级别高的编码器允许编码，而无输入申请时，Ys=0，从而允许优先级别低的相邻编码器工作；反之若优先级别高的编码器有编码时，Ys=1，禁止相邻级别低的编码器工作。 YEX为输出标志位，YEX=0表示Y2Y1Y0是编码输出，YEX=1表示Y2Y1Y0不是编码输出。 74LS148功能表 74LS279管脚图 74LS279真值表 74LS48管角图 抢答电路总电路图 2．定时电路的设计 （1） 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如60秒）。当主持人启动开始键后，定时器进行减计时。 （2） 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。在这段时间内，如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。