基于FPGA的ASIC设计规划.docVIP

基于FPGA的ASIC设计 —RS232接口功能 一、设计说明 为了配合课程设计，完成 RS232通信功能，以Verilog为硬件描述语言在FPGA开发板上实现串行通信的接受和发送模块，通过本项目掌握基于FPGA的ASIC设计的流程方法。 1. RS232介绍 RS232是一种异步串行通信接口，RS232只是一个物理层的标准，只规定了信号物理特性，链路层的协议是UART，RS232接口的逻辑设计就是这部分内容。其设置包括三部分：波特率、奇偶校验、停止位。 所谓波特率，指单位时间内传送二进制数据的位数，以位/ 秒为单位，是衡量串行数据传输快慢的重要指标。如果某串口的波特率为115 200， 指的是该串口以115 200bits/s 的速率在传输数据。 奇偶校验：是用来验证数据的正确性。奇偶校验是通过修改每一发送字节（也可以限制发送的字节）来工作的。在偶校验中，因为奇偶校验位会被相应的置1或0（一般是最高位或最低位），所以数据会被改变以使得所有传送的数位（含字符的各数位和校验位）中“1”的个数为偶数；在奇校验中，所有传送的数位（含字符的各数位和校验位）中“1”的个数为奇数。奇偶校验可以用于接受方检查传输是否发送生错误——如果某一字节中“1”的个数发生了错误，那么这个字节在传输中一定有错误发生。如果奇偶校验是正确