数字电路实验报告.docVIP

数字电路 实 验 报 告 评 语： 成绩 教 师： 年 月 日 班 级： 1403011 学 号： 14030110024 姓 名： 于梦鸽 地 点： EII-310 时 间： 第五批 实验一 基本逻辑门电路实验 （一）实验目的 １.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 ２.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 （二）实验所用器件 二输入四与非门74LS00 1片 （三）实验内容 1、测试74LS00逻辑关系接线图 2.用３个三输入端与非门IC芯片74LS10安装如图所示的电路 从实验台上的时钟脉冲输出端口选择两个不同频率（约 7khz和 14khz）的脉冲信号分别加到Ｘ0和Ｘ1端。对应 Ｂ和 Ｓ 端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出Ｓ和Ｂ（及/Ｂ）的功能。 实验数据结果 1、测试74LS00的逻辑关系 逻辑关系连接图 真值表 输 入 输出 引脚1 引脚2 引脚3 L L H L H H H L H H H L 2.测试74LS86的逻辑关系 逻辑关系连接图 真值表 输 入 输出 引脚1 引脚2 引脚3 L L H L H L H L L H H H 测试74LS10的逻辑关系 真值表 S B Y L L 0 L H 0 H L X1 H H X0 实验二 组合逻辑电路部件实验 （一）实验目的： 掌握逻辑电路设计的基本方法 掌握EDA工具MAX-PlusII的原理图输入方法 掌握MAX-PlusII的逻辑电路编译、波形仿真的方法 实验内容 逻辑单元电路的波形仿真 利用EDA工具的原理图输入法，分别输入74138图元符号；建立74138的仿真波形文件，并进行波形仿真，记录波形；分析74138逻辑关系。 3-8译码器74138的波形仿真 实验数据及结果 2.设计并实现一个3位二进制全加器 功能表 输入 输出 E A1 A2 Q0 Q1 Q2 Q3 1 Φ Φ 1 1 1 1 0 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 E为允许使能输入线，A1、A2为译码器输入，Q0、Q1、Q2、Q3分别为输出。 （1） 二进制全加器原理 一个ｎ位二进制加法运算数字电路是由一个半加器和（ｎ－1）个全加器组成。它把两个ｎ位二进制数作为输入信号。产生一个（ｎ＋1）位二进制数作它的和。如图所示。 用全加器构成的ｎ位二进制加法器 图中Ａ和Ｂ是用来相加的两n位输入信号，Ｃn-1，Ｓn-1，Ｓn-2，······Ｓ2,Ｓ1,Ｓ0是它们的和。在该电路中对Ａ0和Ｂ0相加是用一个半加器，对其它位都用全加器。如果需要串接这些电路以增加相加的位数，那么它的第一级也必须是一个全加器。 （2）实验步骤： ①　设计1位二进制全加器，逻辑表达式如下： Sn=An⊕Bn⊕Cn-1 Cn= An·Bn＋Cn-1(An⊕Bn) An是被加数， Bn是加数，Sn是和数，Cn是向高位的进位，Cn-1是低位的进位。 ②　利用1位二进制全加器构成一个4位二进制全加器 实验数据及结果 设计一个四选一数据选择器电路 实验原理及内容 数据选择器又称输入多路选择器、多路开关。它的功能是在选择信号的控制下，从若干路输入数据中选择某一路输入数据作为输出。 一个四选一数据选择器功能表 选通 选择信号? 四路数据? 输出? E A1 A0 D F 1 Φ? Φ? Φ? 0 0 0 0 D0～D3? D0 0 0 1 D0～D3? D1 0 1 0 D0～D3? D2 0 1 1 D0～D3? D3 K1 LED0 LED0 K2 K1