Verilog中generate的用法.pdfVIP

一：generate Verilog-2001 添加了generate 循环，允许产生module 和primitive 的多个实例化，同时也可 以产生多个variable ，net ，task ，function，continous assignment，initial 和always 。在generate 语句中可以引入if-else 和case 语句，根据条件不同产生不同的实例化。 用法： 1. generate 语法有generate for, genreate if 和generate case 三种 2. generate for 语句必须有genvar 关键字定义for 的变量 3. for 的内容必须加begin 和end 4. 必须给for 语段起个名字 例子： 1. generate for 例子： generate genvar i; //generate 8 samll fifo for in_data[i] 8X72 for(i=0; iNUM_QUEUES; i=i+1) begin: in_arb_queues //NUM_QUEUES = 8 small_fifo #( .WIDTH(DATA_WIDTH+CTRL_WIDTH),