原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
复旦微电子专用集成电路讲义（全5章）
专用集成电路设计方法;课 程 安 排;课 程 安 排;第一章 专用集成电路概述;第一章 专用集成电路概述;第一章 专用集成电路概述;第一章 专用集成电路概述;第一章 专用集成电路概述;第一章 专用集成电路概述;第一章 专用集成电路概述;第一章 专用集成电路概述;第一章 专用集成电路概述;第一章 专用集成电路概述;集成电路设计过程;第一章 专用集成电路概述;第一章 专用集成电路概述;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;VHDL 设计环境;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;
module add(co,s,a,b,c);
input a,b,c;
output s,co;
sum s1(s,a,b,c);
carry c1(co,a,b,c);
end module
module carry(co,a,b,c);
input a,b,c;
output co;
wire x,y,z;
and g1(x,a,b);
and g2(y,a,c);
and g3(z,b,c)
or3 g4(co,x,y,z)
end module;第二章ASIC设计流程和方法;;第二章ASIC设计流程和方法;;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;规则性在电路级的体现;用倒相器和三态缓冲器构成的单元电路;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;;第二章ASIC设计流程和方法;;;;第二章ASIC设计流程和方法;ENTITY counter IS
PORT (
clk: IN STD_LOGIC;
rs: IN STDJLOGIC;
count_out: OUT STD_LOGIC_VECTOR(0 TO 2)
END counter;
ARCHITECTURE behav OF counter IS
signal next_count: STD_LOGIC_VECTOR( 2 DOWNTO 0)
BEGIN
IF rs= 0 THEN
count_out= 000;
ELSEIF rs= 1 AND prisig (clk) THEN
CASE count_out ( 0 TO 2 ) IS
WHEN 000 = next_count = 001;
WHEN 001 = next_count = O11;
WHEN 011 = next_count = 111;
WHEN 111 = next_count = 110;
WHEN 110 = next_count = 100;
WHEN 100 = next_count = 000;
END CASE;
;第二章ASIC设计流程和方法;LIBRARY ( ABC ) {
CELL ( and2 ) {
area: 5
pin (al, a2){
direction: input;
capacitance: 1;
pin (ol){
direction: al*a2;
timing ( ){
intrinsic_rise: 0.37;
;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;;第二章ASIC设计流程和方法;;;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程和方法;第二章ASIC设计流程
文档评论（0）