门电路和组逻辑电路.ppt

第13章 门电路和组合逻辑电路 补充知识： 脉冲信号 1. 模拟信号 3. 晶体管的开关作用 （1） 二极管的开关特性 （2） 三极管的开关特性 13.1 分立元件门电路 13.1.1 逻辑门电路的基本概念 1. “与”逻辑关系 2. “或”逻辑关系 3. “非”逻辑关系 13.2 基本门电路及其组合 1. 二极管“与” 门电路 1. 二极管“与” 门电路 2. 二极管“或” 门电路 2. 二极管“或” 门电路 3. 晶体管“非” 门电路 13.2 TTL门电路 13.2.1 TTL“与非”门电路 13.4.1 逻辑代数 1. 常量与变量的关系 13. 4. 3 逻辑函数的化简 1. 用 “与非”门构成基本门电路 13. 4 组合逻辑电路的分析与设计 13. 4. 4 组合逻辑电路的分析与设计 13. 4. 4 组合逻辑电路的分析与设计 13. 5 加法器 13. 5 加法器 13. 5. 1 半加器 组合逻辑电路的分析与设计 13. 5. 2 全加器 13. 6 编码器 13. 6. 2 二 – 十进制编码器 13.7 译码器和数字显示 74LS139型译码器 13. 7. 2 二-十进制显示译码器 13. 8 应用举例 13. 5 .1 二进制 十进制：0~9十个数码，“逢十进一”。 在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的工作原理、设计方法和使用方法。 在数字电路中，为了把电路的两个状态 (“1”态和“0”态)与数码对应起来，采用二进制。 二进制：0，1两个数码，“逢二进一”。 加法器: 实现二进制加法运算的电路 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 逻辑符号： 半加器： CO A B S C ? (1) 由逻辑要求列出状态表 (2) 写出逻辑表达式 (3) 化简 (4) 画出电路图 已知逻辑功能 设计 逻辑电路 设计步骤： 半加器逻辑状态表 逻辑表达式 逻辑图 =1 A B S C A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位。 逻辑符号： 全加器： Ai Bi Ci-1 Si Ci CO ? CI (1) 列逻辑状态表 (2) 写出逻辑式 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 半加器构成的全加器 1 Bi Ai Ci-1 Si Ci CO ? CO ? 逻辑图 =1 A B S C CO A B S C ? (2) 写出逻辑式 逻辑图 =1 1 Ai Ci Si Ci-1 Bi 把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n? N 13. 6. 1 二进制编码器 将输入信号编成二进制代码的电路。 2n个 n位 编码器 高低电平信号 二进制代码 (1) 分析要求： 输入有8个信号，即 N=8，根据 2n ? N 的关系，即 n=3，即输出为三位二进制代码。 例：设计一个编码器，满足以下要求： (1) 将 I0、I1、…I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。 (3