3触发器和时序逻辑电路.ppt

触发器和时序逻辑电路 3.1触发器 3.1 基本触发器 2. 主从触发器 触发器逻辑功能的转换 3.1.3集成触发器 1、D触发器 4013双D触发器 4042四D锁存器 40175四D触发器 2、JK触发器 4027双JK触发器 4095单JK触发器 3.2 寄存器 5.2.1 数据寄存器 3.2.2 移位寄存器 2、集成移位寄存器 40194 单4位双向移位寄存器 4015 双4位单向移位寄存器 4021 单8位单向移位寄存器 3.3 计数器 3.3.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 3.3.2 十进制计数器 1. 环行计数器 环行分配器 扭环形计数器 3.3.5集成计数器 1、4520双四位二进制加法计数器 2、40192 双时钟可逆可预置BCD计数器 3、4029单时钟可逆计数器 4、4017扭环形计数器 5、4522 1/N计数器 6、4553带译码的多位BCD计数器 课 堂 讨 论 环行分配器工作波形 Q2 Q1 Q0 C 1 2 3 4 5 6 7 8 Q0 Q1 Q2 ? ? ? ? ? 可产生相移为? 的顺序脉冲。 双向移位寄存器： 既能左移也能右移。 D Q2 D Q1 D Q0 1 1 1 1 1 . RD C S 左移输入 待输数据由 低位至高 位依次输入 待输数据由高位至低位依次输入 1 0 1 右移输入 移位控制端 0 0 0 0 0 0 0 1 0 动画 右移串行输入 左移串行输入 UCC Q0 Q1 Q2 Q3 S1 S0 C 16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND CT74LS194 并行输入 0 1 1 1 1 0 0 0 1 1 0 1 1 直接清零(异步) 保 持 右移(从Q0向右移动) 左移(从Q3向左移动) 并行输入 RD C S1 S0 功 能 ? ? ? CT74LS194功能表 UCC Q0 Q1 Q2 Q3 S1 S0 C 16 15 14 13 12 11 10 9 CT74LS194 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制) 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 1. 异步二进制加法计数器 异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (C) 二进制加法计数器状态表 从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进位信号应 使相邻的高位触 发器翻转。 1 0 1 0 当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次. 清零 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 三位异步二进制加法计数器 在电路图中J、Ｋ悬空表示J、K=1 下降沿 触发翻转 每来一个C翻转一次 当相邻低位触发器由1变 0 时翻转 异步二进制加法器工作波形 2分频 4分频 8分频 每个触发器翻转的时间有