数字逻辑(第3章一二讲).ppt

二、二极管开关的动态特性 产生反向恢复过程的原因： 反向恢复时间tre就是存储电荷消散所需要的时间。 ? 当门电路输出低电平时 随着负载电流的增加，T1管的导通压降加大，使得VOH下降。 VOH=VDD-T1管导通压降。在同样的IOH值之下，T1的导通内阻越小，VOH也就下降越小。 CMOS门电路的动态特性 1.状态转换时间 状态转换时间是指CMOS门电路从一个状态转换到另外一个状态所化的时间。 tr tf 上升时间 下降时间 2. 延迟时间 平均传输延迟时间 tr vI VOH 50%VOH VOL≈0 vO 50%VOH tPHL tPLH 高→低电平传输延迟时间 低→高电平传输延迟时间 B Y + V DD A T 1 T 2 T 4 T 3 3.2 .3 其他类型的CMOS门电路 1.CMOS与非门 ①A、B当中有一个或全为低电平时，T2、T4中有一个或全部截止，T1、T3中有一个或全部导通，输出Y为高电平。 ②只有当输入A、B全为高电平时，T2和T4导通，T1和T3截止，输出Y才会为低电平。 B Y + V DD A T 2 T 1 T 4 T 3 2.CMOS或非门 ①只要输入A、B当中有一个或全为高电平，T1、T3中有一个或全部截止，T2、T4中有一个或全部导通，输出Y为低电平。 ②只有当A、B全为低电平时，T1和T3导通，T2和T4截止，输出Y为高电平。 CMOS门电路组成满足的规律： ①工作管相串联， 对应的负载管相并联。 ②工作管先串后并， 负载管先并后串。 ③工作管相串为“与”，相并为“或”；先串后并为先“与”后“或”；先并后串为先“或”后与。 在门电路的每个输入端、输出端各增设一级反相器，称之为带缓冲器的CMOS门电路。 CMOS反相器输出高低电平，输出电阻是一样的。 3、漏级开路门电路（OD门） 漏级开路门使用时，必须外接上拉电阻。 A B F RL的计算方法 OD门输出全为“1”时： IOH —T5集电极漏电流 VOH=VDD –IRLRL =VDD–(nIOH+mIIH)RL nIOH+mIIH RLmax= VDD–VOHmin 并联OD门个数 VOH “1” “1” “1” IOH IRL n个 VDD RL IIH m个IIH OD门输出中有一个为“0”时： VOL=VDD-(IOL-m’IIL)RL 当VOL=VOLmax 时： RLmin= IOLmax-m’IIL VDD–VOLmax VOL “0” “1” “1” IOL IRL n个 VDD RL IIL m’个IIL 3 .CMOS传输门 C VDD v I v O T P T N C s d TG v I v O C C 符号 ①C＝0、 ，即C端为低电平（0V）、 端为高电平（＋VDD）时，TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。 ②C＝1、 ，即C端为高电平（＋VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，vo＝vI。 CMOS模拟开关 　 CMOS模拟开关：实现单刀双掷开关的功能。 　 C = 0时，TG1导通、TG2截止，uO = uI1； C = 1时，TG1截止、TG2导通，uO = uI2。 第三章 门电路 1.半导体二极管门电路 2. CMOS门电路 3. TTL门电路 教学 内容 重点：晶体管的开关特性；基本逻辑门电路；TTL门电路和MOS门电路。 难点:TTL门电路和CMOS门电路。 重点与 难点 理解：CMOS门电路和TTL门电路结构与工作原理。 掌握：CMOS门电路和 TTL门电路外特性，正确使用CMOS门电路和TTL门电路。 教学 目的 复习：半导体基础知识 本征半导体：纯净的具有晶体结构的半导体。 本征激发(热激发）：在受温度、光照等环境因素的影响，半导体共价键中的价电子获得足够的能量而挣脱共价键的束缚，成为自由电子的现象。 两种载流子 多子：自由电子 少子：空穴 杂质半导体：在本征半导体中掺入微量的杂质形成的半导体。 N型半导体：在纯净半导体硅或锗中掺入磷、砷等5价元素。 施主杂质：因为五价元素的杂质在半导体中能够产生多余的电子，故称之为施主杂质或N型杂质。 多子：空穴 少子：自由电子 P型半导体：在纯净半导体硅或锗中掺入硼等3价元素。 受主杂质：因为三价元素的杂质在半导体中能够接受电子，故称之为受主杂质或P型杂质。 ⑴载流子的两种运动方式： 扩散运动：由于存在浓度差，载流子从浓度高的区域向浓度低的区域运动。 漂移运动：载流子在电场作用下的定向运动。 ⑵PN结的形成： 将一块半导体