第5篇 半导体存储器.docVIP

第5章 半导体存储器 内容简介： 本章着重介绍半导体存储器的组成、结构、工作原理及存储器的连接与扩充方法。 §5.1 半导体存储器概述 §5.1.1 半导体存储器的性能指标 1 容量 △ 容量的定义：是指一个存储芯片所能存储的二进制信息量。 △ 容量的表示方法：一般有两种表示方法 （1）位容量：一个存储芯片能存储多少位二进制信息 位容量=存储单元数 X 每单元的位数 （2）单元容量：一个存储芯片能存储多少字节的二进制信息，即有多少个字节单元。 它们之间的计算关系是：位容量=单元容量 x 8 一般在芯片的技术参数描述中，用位容量来表示：如某芯片型号为27C64，表示其容量为64K位。 而在组成存储系统后，经常用单元容量来描述，如某电脑的内存为128M, 8086系统的寻址空间是1M，都指的是单元容量。 2 存取时间 对存储器进行一次读或写操作所需要的时间。 3 功耗、价格、集成度等其他指标 §5.1.2 半导体存储器的分类 §5.2 随机存取存储器(RAM) §5.2.1 静态RAM（SRAM） 一 SRAM的存储原理与组成结构 SRAM主要由存储体与外围电路两部分构成。 1 存储体 SRAM的基本存储单元由R-S触发器构成（如右图核心所示），其中，T1、T2为控制管，T3、T4为负载管。若Q=1,则使T2导通，使/Q=0，而/Q=0使T1截止，确保了Q=1。当Q=0时的情况也一样，因此这是一种稳定结构。除非通过外部加以改变。这样一个基本单元可存储一位信息。 那么如何进行信息的读出与写入呢？ 这就得依靠门控管T5、T6、T7与T8来进行：当X译码输出为高电平时，T5、T6管导通，当Y译码输出为高电平时,T7与T8管导通，于是，Q、/Q分别与外部得I/O数据信号连同，从而实现数据的读写。 这种读是非破坏性读。 由于有电源与负载管，可以向存储单元补充电荷，因此，只要不掉电，存入的信息就可以一直得到保持而不需要刷新。 2 外围电路 （1）地址译码电路 该电路对外部地址信号译码，用以选择要访问的存储单元。 目前主要采用双译码（复合译码）结构，即：把地址译码器分成X译码器与Y译码器两部分。其优点是大大减少了译码器输出线的根数。 比如：如果某存储芯片的地址线为8根，很显然其寻址范围是256个存储单元。如果采用单译码方式，其地址译码器的输出线为256条。如上图所示。 反之，如右图所示，如果采用双译码结构，将地址译码器分成X译码器与Y译码器两部分，X译码器与Y译码器各有4条输入地址线，X译码器输出的16条输出线（X0到X15）与Y译码器输出的16条输出线（Y0到Y15）配合（参见存储体部分的结构图），也可寻址256个单元，但总共地址译码器输出线只有32条，比单地址译码器的256条输出线大大减少，当地址线多时效果更为明显。 （2）I/O缓冲器 其处于外部的数据总线与存储器芯片的内部数据线之间，在读写控制信号与片选信号等作用下控制是否将外部的数据总线与存储器芯片的内部数据线连接起来并控制着数据的传输方向（即读出还是写入）。 二 典型芯片HM6264BL分析 HM6264BL是一种容量为8K*8的低功耗CMOS SRAM芯片。 1 引脚情况 (详见教材P201) 该芯片采用DIP封装，共28脚。 （1）地址线13条，A0到A12，用于寻址片内8K个单元； （2）片选引脚2条，/CS1与CS2； （3）数据线8条，I/O1到I/O8； （4）读写信号1条，/WE； （5）输出允许信号1条，/OE； （6）电源与地线共2条； （7）未使用引脚1条。 2 工作模式 /CS1 CS2 /WE /OE 工作模式 数据方向 0 1 1 0 读 Dout 0 1 0 X 写 Din 该系列芯片还有：6216（2K*8）, 62128(16K*8), 62256(32K*8)等。 §5.2.2 动态RAM（DRAM） 一 存储体与基本存储单元 DRAM的存储体为电容，基本存储单元如图所示： 由于在数据读出过程中（T1开通），C上的电荷会通过分布电容CD释放，使信息遭到破坏，因此需要周期性地恢复C上的电荷。这一过程称为刷新（Refresh） 二 典型芯片uPD424256分析（详见教材P204） 这是一款由日电（NEC）公司生产的容量为256K*4的DRAM芯片。 （1）地址线9条（A0到A8）：如果采用普通的地址线引出方式，对外需要18条地址引脚，为了减少封装引线，采用了行地址线（9条）与列地址线（9条）分时复用技术，因此，对外地址线引脚只有9条； （2）数据线4条，I/O1到I/O4； （3）控制线4条：/RAS控制行地址的写入与锁存；/CAS控制列地址的写入与锁存；/WE与/OE配合进行数据的读写操作。 （4）电源与地线2条 （5）未用引脚