信息及通信工程,微机.pptVIP

典型芯片HM6264BL HM6264BL是容量为8K*8的低功耗CMOS SRAM。采用单一+5V供电，输入/输出电平与TTL电平兼容。最大存取时间为70ns~120ns。 引脚及其含义： HM6264BL的工作模式 HM6264BL读/写周期时序（以读取时间70ns的HM6264BL为例） （1）存储器的读周期 (2)储器写周期 5.2.2、动态随机存储器DRAM 特点： DRAM是靠MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为动态刷新），所以动态RAM需要设置刷新电路，相应外围电路就较为复杂。 刷新定时间隔一般为几微秒～几毫秒 DRAM的特点是集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。 DRAM在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都是用DRAM制造的。 常见DRAM的种类： SDRAM（Synchronous DRAM）——它在1个CPU时钟周期内可完成数据的访问和刷新，即可与CPU的时钟同步工作。是1999年前微机中流行的标准内存类型。 RDRAM（Rambus DRAM）——是由Rambus公司所开发的高速DRAM。其最大数据率可达1.6GB/s。 DDR DRAM（Double Data Rate DRAM）——是对SDRAM的改进，它在时钟的上升沿和下降沿都可以传送数据。主要应用在主板和高速显示卡上。2001年后普遍采用的内存。 典型DRAM芯片uPD424256 uPD424256 ：256K×4(内部结构参照书P204) 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址线； 地址线的数量仅 为同等容量SRAM 芯片的一半。 主要引线 RAS：行地址选通信号，用于锁存行地址； CAS：列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在地址锁存器中。 DIN： 数据输入 DOUT：数据输出 工作原理 三种操作： 数据读出（P205a） 数据写入(P205b) 刷新:将存放于每位中的信息读出到放大器然后再写入原单元的过程——刷新 5.3 只读存储器（ROM） 5.4、存储器连接与扩展 5.4、存储器连接与扩展 位扩展 存储器的存储容量等于： 单元数×每单元的位数 当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。 位扩展方法： 将每片的地址线、控制线并联，数据线分别引出。 位扩展特点： 存储器的单元数不变，位数增加。 P (218) 位扩展例 用8片2164A芯片构成64KB存储器。 2164A: 64K x 1，需8片构成64K x 8（64KB） 字扩展 地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。 扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。 例(p218) 字位扩展 根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为L×K，要构成容量为M ×N的存储器，需要的芯片数为： （M / L） ×（N / K） 5.5 8086/8088与存储器的连接 存储器与8088系统总线的连接的要点是： 存储器的地址范围？ 根据要求的地址范围可确定用哪几根地址线进行片选，哪几根地址线做片内寻址以及如何进行片选译码。 系统总线上与存储器有关的信号线有哪些？ 熟悉与存储器有关的总线信号和存储芯片引脚的功能。 译码电路的构成（译码器的连接方法） 系统地址空间一般比存储芯片的容量大（即总线中的地址线数多于存储芯片的地址线数），物理内存实际只占用系统地址空间的一小块区域。把物理内存分配到系统地址空间的哪一块区域，取决于如何进行地址译码。 8088系统中存储器连接涉及到的总线信号包括： 地址线A19-A0 数据线D7-D0 存储器读信号MEMR# 存储器写信号MEMW# 需要考虑的存储芯片引脚 地址线An-1-A0：接地址总线的An-1-A0 数据线D7-D0：接数据总线的D7-D0 片选信号CS#(CE#) (可能有多根)：接地址译码器的片选输出 输出允许OE#(有时也称为读出允许) ：接MEMR# 写入允许WE#：接MEMW# 译码电路 将输入的一组二进制编码变换为一个特定的控制信号，即： 将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。