第7讲Verilog时序电路和状态机设计.pptVIP

下载本文档

2
0
约小于1千字
约 40页
2017-06-02 发布于福建
举报
版权申诉

第7讲Verilog时序电路和状态机设计.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第7讲Verilog时序电路及状态机设计;主要内容;一、常用时序电路设计;1.锁存器;2.D触发器;3.多位D触发器构成的寄存器;4.移位寄存器;参数化的桶行移位器;说明;5.计数器;5-1.异步计数器;5-3. 同步计数器与分频器;2.占空比为50%的6分频器;3.Gray计数器;二进制码到gray码的转换;Gray码到二进制码的转换;举例：;6.边沿检测电路;检测电路;;;;二、有限状态机的设计;Mealy状态机结构图;Moor状态机的结构图;Moor和mealy状态机的选用;状态机的设计的一般步骤;举例：教材P168 例12.1;状态机的设计风格;一段式描述可读性差，更重要的是这种风格不能被综合工具很好的识别，因而比较难被优化二段式把组合逻辑和时序逻辑分开，有较好的可读写，能被优化，但可能出现毛刺三段式在保留二段式有点的基础上，可以有效滤除毛刺，提高工作频率，只是资源占用略多，建议使用三段式写法详见见例子程序 mealyfsm(3always).v; moorefsm(2always).v ; one_always_fsm.v;状态机的编码;Binary编码;Gray码;One－hot 独热码;自定义码;状态机的复位和无效状态恢复;;状态机设计举例;Idle;小节