第11章 门电路和组合逻辑电路.pptVIP

第十三章门电路和组合逻辑电路 显示译码器： 1 14 74LS49 B C BI D A e a b c d f g Ucc GND 74LS49的管脚图 消隐控制端 功能表（简表） 输 入 输 出 显 示 D?A BI a?g 1 0 XXXX 0000000 消隐 8421码 译码 显示字型 完整的功能表请参考相应的参考书。 74LS49与七段显示器件的连接： b f a c d e g b f a c d e g BI D C B A +5V +5V 74LS49是集电极开路，必须接上拉电阻 13.4.3 加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的叠加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 （1）半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 真值表 真值表 =1 A B S C 逻辑图 半加器 A B C S 逻辑符号 （2）全加器： an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。 逻辑状态表见下页 半加和： 所以： 半加器 半加器 ?1 an bn cn sn cn an bn cn-1 sn cn 全加器 逻辑图 逻辑符号 全加器SN74LS183的管脚图 1 14 SN74H83 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND 应用举例：用一片SN74LS183构成两位串行进位全加器。 bn cn-1 sn cn 全加器 an bn cn-1 sn cn 全加器 an A2 A1 B2 B1 D2 D1 C 串行进位 其它组件： SN74H83---四位串行进位全加器。 SN74283---四位超前进位全加器。 * § 13.1 概述 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与原状态有关 § 13.2 组合逻辑电路分析 1、由给定的逻辑图写出逻辑关系表达式。 分析步骤： 2、用逻辑代数或卡诺图对逻辑代数进行化简。 3、列出输入输出状态表并得出结论。 电路 结构 输入输出之间的逻辑关系 例：分析下图的逻辑功能。 A B F 真值表 相同为“1” 不同为“0” 同或门 =1 例：分析下图的逻辑功能。 A B F 真值表 相同为“0” 不同为“1” 异或门 =1 例：分析下图的逻辑功能。 2 3 4 A M B 1 F =1 0 1 被封锁 1 1 2 3 4 A M B 1 F =0 1 0 被封锁 1 选通电路 §13.3 组合逻辑电路设计 任务要求 最简单的逻辑电路 1、指定实际问题的逻辑含义，列出真值表。 分析步骤： 2、用逻辑代数或卡诺图对逻辑代数进行化简。 3、列出输入输出状态表并得出结论。 例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 1、首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。 2、根据题意列出逻辑状态表。 逻辑状态表 3、画出卡诺图： 用卡诺图化简 A BC 00 01 11 10 0 1 AB AC BC 4、根据逻辑表达式画出逻辑图。 ?1 A B B C F A B C F 若用与非门实现 §13.4 几种常用的组合逻辑组件 13.4.1 编码器 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。 （1）二进制编码器 将一系列信号状态编制成二进制代码。 例：用与非门组成三位二进制编码器 ---八线-三线编码器 设八个输入端为I1?I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。 真值表 I1 I2 I3 I4 I5 I6 I7 I8 F3 F2 F1 8-3译码器逻辑图 （2）二---十进制编码器 将十个状态（对应于十进制的十个代码）编制成BCD码。 十个输入 需要几位输出？ 四位 输入：I0? I9。 输出：F4 ? F1 列出状态表如下： 状态表 逻辑图略 13.4.2 译码器