直接数字频率合成器DDS的优化设计.pdfVIP

直接数字频率合成器DDS的优化设计 21IC 90 TI - 3D IR 查看最近 天中添加的最新产品最新电子元器件资料免费下载派睿电子 有奖问答 送 汽车鼠标 推出采用焊前金属的汽车级绝缘栅双极晶体管全球电子连接器生产商—samtec最新断路器保护套 新一代的直接数字频率合成器DDS，采用全数字的方式实现频率合成。与传统的频率合成技术相比 DDS (1) 具有以下特点： 频率转换快。直接数字频率合成是一个开环系统，无任何反馈环节，其频率转换时 (2) 间主要由频率控制字状态改变所需的时间及各电路的延时时间所决定，转换时间很短。 频率分辨率高、 DDS μHz (3) 频点数多。 输出频率的分辨率和频点数随相位累加器位数的增长而呈指数增长，分辨率高达 。 相位连续。DDS 在改变频率时只需改变频率控制字即累加器累加步长，而不需改变原有的累加值，故改( ) (4) DDS (5) 变频率时相位是连续的。 相位噪声小。 的相位噪声主要取决于参考源的相位噪声。 控制容易、稳 定可靠。高集成度、高速和高可靠是FPGA/CPLD最明显的特点，其时钟延迟可达纳秒级，结合其并行工 作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。在高可靠应用领域，如果设计得当， MCU PC CPLD/FPGA 将不会存在类似于 的复位不可靠和 可能跑飞等问题。 的高可靠性还表现在，几乎可 将整个系统下载于同一芯片中，实现所谓片上系统，从而大大缩小了体积，易于管理和屏蔽。所以，本文 DDS DDS VHDL 将在对 的基本原理进行深入理解的基础上，采用多级流水线控制技术对 的 语言实现进行 优化，同时考虑到系统设计中的异步接口的同步化设计问题，把该设计适配到Xilinx公司的最新90nm工艺 的Spartan3E系列的FPGA中。 1DDS 1DDS 11DDDDSS基本原理及工作过程 DDS ROM D/A 1 一个基本的 由相位累加器、波形存储器 、 转换器和低通滤波器组成，如图 所示。 1 fc K (N ) m ROM n ROM ( 在图 中， 为时钟频率， 为频率控制字 位 ， 为 地址线位数， 为 数据线宽度 一 D/A ) f0 DDS fc 般也为 转换器的位数 ， 为输出频率。 的基本工作过程如下：每来一个时钟脉冲 ，加法器将 K 频率控制字 与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。其 N N 中相位累加器由 位加法器与 位累加寄存器级联构成，累加寄存器将加法器在上一个时钟脉冲作用后所 产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。 这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可见，相位累加器在每一个 时钟脉冲输