第8章模数转换器adc.ppt

第8章 模数转换器（ADC） 8.1 ADC概述 8.1.1 ADC的结构与特点 8.1.2 ADC的寄存器 8.2 ADC的工作方式 8.2.1自动转换排序器的工作原理 8.2.2连续自动排序模式 8.2.3排序器的启动/停止模式 8.2.4 输入触发源 8.2.5 排序转换时的中断操作 8.3 ADC时钟预定标 8.4 低功耗模式与上电次序 对一个DSP应用系统，数据采集的重要性是十分显著的，而A/D转换器是（ADC）采集通道的核心，也是连接DSP与外界模拟信号的桥梁。可通过ADC将诸如稳定、湿度、压力、流量、电压等外部模拟量转换成数字信号以便提供给DSP使用，从而实现数字控制、数字信号处理等。TMS320F281x片内集成了ADC。 本章将详细介绍ADC的结构与特点、ADC的寄存器、ADC的工作方式以及ADC时钟预定标等内容。 8.1 ADC概述 TMS320F2812 DSP片内的ADC模块是一个12位分辨率的、具有流水线结构的模数转换器（ADC），包括模拟电路单元和数字电路单元两部分。其中模拟电路单元（也称为ADC核）包括前端模拟多路复用器（MUXs）、采样保持电路（S/H）、转换内核、电压调节器以及其他模拟支持电路等；数字电路单元（也称为轮询程序）包括可编程转换排序器、转换结果寄存器、模拟电路接口、设备外围总线接口以及其他片上模块接口等。 习题与思考题 1. 试将TMS320F2812中的ADC模块与一种ADC芯片（如ADC0809、ADC574等）进行比较，简述TMS3202811 DSP的AD转换器的特点。如果片内ADC模块的精度无法满足系统设计要求，如何扩展ADC芯片？ 2. 简述TMS3202812片上ADC模块的自动排序器的原理。 3. 如何确定TMS320F2812片上ADC模块的时钟。 4. 掌握TMS320F2812片上ADC模块的寄存器以及使用方法。 5. 编程采用双排序器和顺序采样模式, 排序器SEQ1对两个模拟输入通道ADCINA5和ADCINA6的电压信号进行自动转换。排序器采用事件管理器EVA（通用定时器1）的周期匹配中断标志作为触发启动信号，通用定时器1定时50μs。使用ADC模块的中断方式，每次排序结束（EOS）都产生中断。在中断服务程序中，读取模拟量的转换结果并存储到两个长度为200的数组Voltage1和Voltage2中。设CPU时钟频率为150MHz。 高速外设时钟HSPCLK并不是直接用于ADC模块，而是将高速外设时钟HSPCL除以ADCTRL3寄存器的ADCCLKPS3~0位的值，然后通过ADCTRL1寄存器的CPS位提供额外的二分频（CPS=1时）或不分频（CPS=0时），就可以得到ADC的内核时钟ADCCLK。另外，可通过控制ADCTRL1寄存器的ACQ_PS3~0位来增大采样/采集窗口（采样脉冲的宽度），使ADC适应源阻抗的变化。这些位不影响S/H和转换过程，但由于扩展了SOC脉冲，也就延长了采样部分所用的时间。如图8-17所示。 图8-17 ADC内核时钟和采样保持（S/H）时钟 根据图8-16和图8-17以及前面章节学习的有关的寄存器，表8-10列出了设置ADC内核时钟的两个例子。 ADC模块通过ADCTRL3寄存器中相应的3位控制位可设置为3种独立的供电等级模式：ADC上电、ADC断电和ADC关闭。其组合方式如表8-11所示。 8.4 低功耗模式与上电次序 * * * * * * * * * * * 12位ADC模块，内含采样/保持电路。 同时采样或顺序采样模式。 模拟输入范围0~3V。 25 MHz的ADC时钟频率，转换时间短。 16通道，多路选通输入。 可在一次采样中同时实现16路自动转换的自动排序。 排序器可以作为两个独立的8通道排序器或一个16通道排序器(即级联模式)。 16个结果寄存器存储转换结果，皆可独立寻址。 8.1.1 ADC的结构与特点 多个触发源可以启动A/D转换。包括软件(S/W, Software )启动、事件管理器A/B(多个触发源)启动、外部引脚触发启动。 灵活的中断控制，允许每个排序的结束(EOS, End of Sequence)或每两次EOS申请中断一次。 排序器可以工作在启动/停止模式，允许多个时间排序的触发源同步转换。 EVA、EVB触发源可以独立工作在双排序器模式。 采样保持(S/H)获取时间窗有单独的预分频时钟。 ADC模块原理框图 片上ADC模块有： 3个控制寄存器（ADCTRL1~3)