第五章输入输出系统.ppt

第５章 输入输出系统 一、程序查询方式 工作原理：CPU查询外设已准备好后，才传送数据。 特点：CPU与外设间通过程序同步，CPU被外设独占，CPU效率低下。 要求：不需要增加额外的硬件电路。 应用： 适用于CPU不太忙且传送速度要求不高时。 查询传送流程 二、程序中断方式 工作原理：在外设准备数据时， CPU执行与传送数据无关的工作，外设在准备好数据后，主动向CPU发送一个中断请求，当CPU执行完当前指令后，停止当前程序的执行，自动转向中断服务程序，在中断服务程序中，完成一个数据的传送，之后中断返回至原来的断点处，继续执行。 特点：在外设准备数据时，CPU与外设并行工作，CPU效率有所提高，并且CPU可以同时被多个外设占用。 要求：接口中需要中断控制逻辑支持。 应用：适用于中低速设备。 中断传送流程 三、直接存储器访问（DMA）方式 工作原理：将I/O过程中，与内存交换数据的操作交由DMA控制器来控制，简化了CPU对输入输出的控制，进一步提高了CPU的效率。 特点：数据的传送不经过CPU（由DMAC控制），而I/O设备管理由CPU控制，简化了CPU对I/O的控制。硬件开销大，结构复杂，但CPU的效率高。 要求：需要DMA控制器及相关逻辑支持。 应用：适用与高速度大量数据传送时。 DMA传送流程 程序中断处理示意图 中断过程 五个步骤： 中断请求 中断判优/排队 (有时还要进行中断源识别) 中断响应 中断服务/处理 中断返回 5.6 DMA 方式 停止CPU访问主存（独占总线方式） ① 主存地址寄存器AR。它用来存放所需读写的数据的起始地址D。 ②字计数器WC。用来对要传送的字节数目计数。 ③中断机构。当一个数据块传送完毕后触发中断机构, 向CPU提出中断请求, CPU将进行DMA传送的结尾处理。 ④ 数据缓冲寄存器BR。用来暂存每次传送的数据。 ⑤ DMA控制逻辑。负责管理DMA的传送过程，由控制电路、时序电路及命令状态寄存器等组成。 ⑥设备地址寄存器DAR。存放I/O设备的设备码或表示设备信息存储区的寻址信息。 2、数据传送 设备准备好一个数据的传送后，接口向主机发出DMA请求。 CPU中DMA控制逻辑响应DMA请求，将主存使用权让给DMA。DMA送来主存单元地址、读或写命令。若是写命令，DMA还送来数据。 DMA挪用一个周期对主存进行读写操作。周期挪用结束后给DMA接口应答信号。 DMA接口接到应答信号，撤除DMA请求，将主存数据缓冲区地址指示器加 1，指向下一个数据要传送的单元地址，字数计数器减1。 DMA接口控制逻辑判断数据是否全部传送完。若传送完毕，则进入结束阶段；若没传完则又开始下一个循环操作。 3、后处理（结束阶段） DMA在两种情况下都进入结束阶段。 正常结束，一批数据传送完毕； 非正常结束，DMA发生了故障，也要进入结束阶段 不论是哪一种情况进入结束阶段，DMA都向主机发出中断请求，CPU执行服务程序，查询DMA接口状态，根据状态进行不同处理。 例5.3一个DMA接口可采用周期窃取方式把字符传送到存储器，它支持的最大批量为400个字节。若存取周期为100ns，每处理一次中断需5μs，现有的字符设备的传输率为9600bps。假设字符间的传输是无间隙的，若忽略预处理所需时间，试问DMA方式每秒因数据传输需占用处理器多少时间？如果完全采用中断方式，又需占用处理器多少时间？ 解：根据字符设备的传输率为9600bps，得每秒能传输 9600/8 = 1200B 即1200 个字符 若采用DMA 方式，传送1200 个字符共需1200 个存取周期，考虑到每传400 个字符需中断处理一次，因此DMA 方式每秒因数据传输占用处理器的时间是 0.1μs × 1200 + 5μs ×（1200 / 400) = 135μs 若采用中断方式，每传送一个字符要申请一次中断请求，每秒因数据传输占用处理器 的时间是 5μs × 1200 = 6000 μs 例5.4.假设磁盘采用DMA 方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000 个时钟周期，DMA完成传送后处理中断需500 个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz 的处理器需用多少时间比率进行DMA 辅助操作(预处理和后处理)。 解：DMA传送过程包括预处理、数据传送和后处理3个阶段。传送4KB的数据长度需 (2MBps)/（4KB) =500次 DMA传送 如果磁盘不断 进行传输，每秒所需DMA辅助操作的时钟周期数为 （1000＋500）X500=750000 故DMA辅助操作占用CPU的时间比率为 [750000/(50X106)]X100%=1.5%