中文译文I2C总线规范2.1.docVIP

I2C总线规范2.1 2000年1月 11.标准模式I2C总线规范的扩展 标准模式I2C总线规范在80年代的初期已经存在，它规定数据传输速率可高达100kbit/s而且7位寻址。这个概念在普及中迅速成长，今天它已经作为一个标准被全世界接受，而且Philips Semiconductors和其他供应商提供了几百种不同的兼容IC电路。为了符合更高速度的要求以及制造更多可使用的从机地址给数量不断增长的新器件，标准模式I2C总线规范不断升级，到今天它提供了以下的扩展： ??快速模式速率高达400kbit/s。 ??高速模式Hs模式速率高达3.4Mbit/s。 ??10位寻址允许使用高达1024个额外的从机地址。 扩展I2C总线规范主要有两个原因： ??现在很多应用需要传输大量的串行数据，要求的速率远远超过100kbit/s（标准模式），甚至是400kbit/s快速模式。半导体技术持续改进的结果使I2C总线器件现在可以使用高达3.4Mbit/s（Hs模式）的速率，而且接口电路的生产成本没有任何明显的提高。 ??由于使用7位寻址策略的大多数地址能被立即分配，很显然要求更多地址结合来防止为新器件分配从机地址的问题。这个问题可以用新的10位寻址策略解决，它允许可使用的地址成10倍增长。 带有快速或Hs模式I2C总线接口的新从机器件可以有7位或10位的从机地址。如果可能的话，首选7位地址，因为它是最便宜的硬件解决方案，而且报文长度最短。有7位和10位地址的器件可以在相同的I2C总线系统中混合使用，不需要考虑它是F/S模式还是Hs模式的系统。现有的和未来的主机都能产生7位或10位地址。 12.快速模式 已经在标准模式I2C总线规范提出的协议、格式、逻辑电平和SDA以及SCL线的最大电容负载，在快速模式I2C总线规范都没有修改。带I2C总线接口的新器件必须至少符合快速模式或Hs模式规范的最小要求（见第13章）。 快速模式器件可以在400kbit/s下接收和发送。最小要求是：它们可以和400kbit/s传输同步；可以延长SCL信号的低电平周期来减慢传输。快速模式器件都向下兼容，可以和标准模式器件在0~100kbit/s的I2C总线系统通讯。但是由于标准模式器件不向上兼容，所以不能在快速模式I2C总线系统中工作，因为它们不能跟上这么快的传输速率会产生不可预料的状态。 快速模式I2C总线规范与标准模式相比有以下额外的特征： ??最大速率增加到400kbit/s。 ??调整了串行数据SDA和串行时钟SCL信号的时序，没有必要与其他总线系统兼容例如CBUS，它们不能在增加的速率下工作。 ??快速模式器件的输入有抑制毛刺的功能，SDA和SCL输入有Schmitt触发器。 ??快速模式器件的输出缓冲器对SDA和SCL信号的下降沿有斜率控制功能。 ??如果快速模式器件的电源电压被关断，则SDA和SCL的I/O管脚必须悬空，不能阻塞总线。 ??连接到总线的外部上拉器件必须调整以适应快速模式I2C总线更短的最大允许上升时间。对于负载最大是200pF的总线，每条总线的上拉器件可以是一个电阻；对于负载在200pF~400pF之间的总线，上拉器件可以是一个最大值是3mA的电流源或者是一个开关电阻电路。 13.Hs模式 高速模式Hs模式器件对I2C总线的传输速度有巨大的突破。Hs模式器件可以在高达3.4Mbit/s的速率下传输信息，而且保持完全向下兼容快速模式或标准模式F/S模式器件，也就是说它们可以在一个速度混合的总线系统中双向通讯。Hs模式传输除了不执行仲裁和时钟同步外，与F/S模式系统有相同的串行总线协议和数据格式。虽然Hs模式器件是首选的器件，（它们可以在大量的应用中使用）但是新器件有没有快速或Hs模式I2C总线接口由应用决定。 13.1高速传输 要获得速率高达3.4Mbit/s的传输，对正常的I2C总线规范要作出以下的改进： Hs模式主机器件有一个SDAH信号的开漏输出缓冲器和一个在SCLH输出的开漏极下拉和电流源上拉电路。这个电流源电路缩短了SCLH信号的上升时间。任何时侯，在Hs模式只有一个主机的电流源有效。 在多主机系统的Hs模式中，不执行仲裁和时钟同步以加速处理能力。仲裁过程一般在前面用F/S模式传输主机码后结束。 Hs模式主机器件以高电平和低电平1:2的比率产生一个串行时钟信号。解除了建立和保持时间的时序要求。 还可以选择Hs模式器件有内建的电桥。在Hs模式传输中。Hs模式器件的高速数据SDAH和高速串行时钟SCLH线通过这个电桥与F/S模式器件的SDA和SCL线分隔开来。减轻了SDAH和SCLH线的电容负载，使上升和下降时间更快。 Hs模式从机器件与F/S从机器件的唯一差别是它们工作的速度。Hs模式从机在SCLH和SDAH输出有开漏输出的缓冲器。S