VHDL语言.ppt

* * * * (5)序列信号发生器 【例5-56】 --序列信号发生器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY senqgen IS PORT(clk,clr,clock:IN STD_LOGIC; zo:OUT STD_LOGIC); END senqgen; ARCHITECTURE behave OF senqgen IS SIGNAL count: STD_LOGIC_VECTOR(2 DOWNTO 0); SIGNAL z:STD_LOGIC:=0; BEGIN PROCESS(clk,clr) BEGIN IF (clr=1) THEN count=000; ELSE IF(clk=1 AND clkEVENT) THEN IF(count=111)THEN count=000; ELSE count=count+1; END IF; END IF; END IF; END PROCESS; * * PROCESS(count) BEGIN CASE count IS WHEN 000=z=0; WHEN 001=z=1; WHEN 010=z=1; WHEN 011=z=1; WHEN 100=z=1; WHEN 101=z=1; WHEN 110=z=1; WHEN 111=z=0; WHEN OTHERS=z=0; END CASE; END PROCESS; PROCESS(clock,z) BEGIN IF(clockEVENT AND clock=1)THEN zo=z; END IF; END PROCESS; END behave; * * * * 【例5-25】 --选择信号赋值 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY decoder IS PORT(a,b,c:IN STD_LOGIC; data1,data2:IN STD_LOGIC; dataout:OUT STD_LOGIC); END decoder; ARCHITECTURE concunt OF decoder IS SIGNAL instruction: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN instruction=cba; WITH instruction SELECT dataout=data1 AND data2 WHEN 000, data1 OR data2 WHEN 001, data1 NAND data2 WHEN 010, data1 NOR data2 WHEN 011, data1 XOR data2 WHEN 100, data1 XNOR data2 WHEN 101, Z WHEN OTHERS; END concunt; * * 块标号：BLOCK［（块保护表达式）］ 说明语句 BEGIN 并行语句 END BLOCK 块标号； 利用BLOCK语句可以将结构体中的并行语句划分多个并列方式BLOCK，每一个BLOCK都像一个独立的设计实体，具有自己的类属参数说明和界面端口，以及与外部环境的衔接描述。 3、块语句结构（BLOCK） [过程标号：]过程名（关联参量名）； 4、并行过程调用语句 * * 元件例化语句由两部分组成，前一部分是把一个现成的设计实体定义为一个元件，第二部分则是此元件与当前设计实体中的连接说明，它们的完整的语句格式如下： COMPONENT 元件名 IS --元件定义语句 GENERIC （类属表）； PORT（端口名