VHDL复习题及见解.doc

1.什么是EDA技术 答：EDA技术就是以计算机为工具，设计者在EDA软件平台上，硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直Very-High-Speed Integrated Circuit Hardware Description Language, 超高速硬件描述语言 3. ASIC是什么？ 专用集成电路（Application Specific Integratrd Circuit） 4. ASIC设计方法？ 可编程逻辑器件 半定制或全定制ASIC 混合ASIC。 半定制 全定制ASIC 混合ASIC。 5. 什么时序仿真？什么时功能仿真？ 时序仿真：就是接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，因此仿真精度高。 功能仿真：是直接对HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求。 6. 什么是门阵列ASIC标准单元ASIC、混合ASIC？ 门阵列ASIC：门阵列芯片包括预定制的相连的PMOS和NMOS晶体管行。 标准单元ASIC：目前大部分Asic是使用库中的不同大小的标准单元设计的，这类芯片一般称作基于单元的集成电路（Cell_Based Integrated Circuits ,CBIC） 混合ASIC:其主要指既具有面向用户的FPGA可编程功能和逻辑资源，同时也包含可方便调用和配置的硬件标准单元模块，如CPU,RAM,ROM, 硬件加法器，乘法器，锁相环等 7. EDA实现的目标是什么？ 实现专用集成电路 8. SOPC是什么意思? System-on-a-Programmable-Chip，即可编程片上系统。IP核，全称知识产权核(英语:intellectual property core)，是指某一方提供的、形式为逻辑单元、芯片设计的可重用模块。嵌入式可编程器件GAL、CPLD之类都是基于乘积项的可编程结构；即包含有可编程与阵列和固定的或阵列的PAL（可编程阵列逻辑）器件构成。FPGA（现场可编程门阵列）是基于查找表的可编程逻辑结构。FPGA（Cyclone/Cyclone II）系列器件主要由逻辑阵列块LAB、嵌入式存储器块（EAB）、I/O单元、嵌入式硬件乘法器和PLL等模块构成； 输入/输出单元IOE、逻辑单元LE、嵌入阵列块EAB及行、列连线资源PIA。输入/输出单元IOE、、嵌入阵列块EAB及行、。 运算符重载，就是对已有的运算符重新进行定义，赋予其另一种功能，以适应不同的数据类型。逻辑。 28a、下图为PROM逻辑阵列，试实现半加器逻辑。 28. 指出PLA，PROM，PAL的编程特点 PLA:与阵列和或阵列都可编程 PROM：或阵列可编程，与阵列不可编程 PAL：与阵列可编程，或阵列不可编程 29、试写出2输入异或门的VHDL源程序。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ONE IS PORT( A , B :IN STD_LOGIC; OUT1 :OUT STD_LOGIC); END ONE; ARCHITECTURE FH1 OF ONE IS BEGIN OUT1=A XOR B; END FH1; 30、试写出三态门的VHDL源程序。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY GATE3 IS PORT( A , B , EN :IN STD_LOGIC_VECTOR( 7 DOWNTO 0); Y :OUT STD_LOGIC_VECTOR( 7 DOWNTO 0); END GATE3; ARCHITECTURE FH1 OF GATE3 IS SIGNAL Y1 :STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS( EN ) IF EN=’1’ THEN Y1=NOT(AB); ELSE Y1=’ZZZZZZZZ’; END IF; END PROCESS; Y=Y1; END FH1; 31、试写出4选1数据选择器的VHDL源程序。P66，P67 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUX41A IS PORT(a,b,c,d,s0,s1:IN STD_LOGIC; Y:OUT STD_LOGIC); END ENTITY MUX41A; ARCHITECTURE BHV OF MUX41A is SIGNAL S :STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN S