华北电力大学科技学院电子设计自动化课件2 半导体存储器及PLD.ppt

Altera公司率先提出并成功实现了FPGA的系统级解决方案，推出了一系列可编程系统芯片。 主要器件有：Cyclone、CycloneⅡ、Stratix、StratixⅡ、Stratix GX、HardCopy、HardCopyII、APEX、APEXⅡ等。 Xilinx公司推出的用于SOPC的可编程芯片包括Virtex、Virtex-E、Virtex-Ⅱ、Virtex-ⅡPro，以及最新推出的Virtex-4等系列。 目前，CPLD和FPGA器件已经成为PLD的主流器件，它们具有各自的特点和优势。 CPLD的特点是：基于乘积项技术，采用宏单元阵列结构和E2PROM（或Flash）编程工艺，具有编程数据掉电不丢失、互连通路延时可预测等优点。 FPGA多采用查找表技术，SRAM编程工艺和单元结构，具有集成度高、寄存单元多等优点。但配置数据易丢失、需外挂E2PROM等配置器件，多用于较大规模的设计，适合于复杂的时序逻辑电路等。 9. CPLD与FPGA的区别 FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。 CPLD基于与或阵列结构，适于实现大规模的组合功能，但触发器资源相对较少。 FPGA为细粒度结构，CPLD为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。 FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。 CPLD与FPGA的区别 CPLD FPGA 内部结构 Product－term Look－up Table 程序存储 内部E2PROM SRAM，外挂E2PROM 资源类型 组合电路资源丰富 触发器资源丰富 集成度 低 高 使用场合 完成控制逻辑 能完成比较复杂的算法 速度 慢 快 其他资源 － EAB，锁相环，DSP，MCU等 保密性 可加密 一般不能保密 2.5 基于CPLD/FPGA的数字系统形式 基于CPLD/FPGA的数字系统主要有以下几种形式： ① 基于CPLD/FPGA实现的系统 采用EDA技术，对CPLD/FPGA进行开发设计，使其作为电子系统、控制系统、信息处理系统的主体。 ② 基于CPLD/FPGA+MCU实现的系统 将EDA技术和单片机技术进行综合应用，开发CPLD/FPGA+MCU系统作为电子系统、控制系统和信息处理系统的主体。 ③ 基于CPLD/FPGA+专用DSP处理器实现的DSP系统 用EDA技术开发的CPLD/FPGA与专用DSP处理器配合使用，组成CPLD/FPGA+专用DSP系统，作为数字信号处理系统的整体，构成DSP系统。 ④ 基于FPGA实现的现代DSP系统 采用SOPC技术、EDA技术和FPGA，来实现现代DSP系统。 ⑤ 基于FPGA实现片上系统（SOC） 使用超大规模的FPGA进行EDA开发，来实现能完成复杂功能、含有一个或多个嵌入式CPU或DSP的单一芯片系统。 ⑥ 基于CPLD/FPGA实现的嵌入式系统 采用EDA技术和SOPC技术，使用CPLD/FPGA来实现内含嵌入式处理器，能满足对象系统要求的特殊功能，能嵌入到主系统的专用计算机应用系统。 GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。 与阵列 OLMC GAL器件的OLMC （Output Logic Macro Cell） 组成： 或门：与其他OLMC中的或门构成或门阵列 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器 输出使能选择 或门控制选择 输出选择 反馈信号选择 器件 与阵列 或阵列 输出电路 PROM 固定 可编程 固定 PLA 可编程 可编程 固定 PAL 可编程 固定 固定 GAL 可编程 固定 可组态 20世纪80年代中期，Altera公司推出了一种新型的可擦除、可编程逻辑器件（EPLD，Erasable Programmable Logic Device）。 它是一种基于CMOS和UVEPROM技术的P