种基于FPGA的数字上变频系统的设计.PDFVIP

维普资讯 第 2期 电 光 系 统 No．2 2006年 6月 ElectronicandElectro-opticalSystems Jun．2006 一 种基于FPGA的数字上变频系统的设计 俞晓磊 ，徐大专 南京航空航天大学 江苏 南京 210016 摘 要：在软件无线电发射机系统中，数字上变频(DUC)是其核心技术之一。本文介绍了数字上变频的 原理，给出了一种基于现场可编程逻辑器件 (FPGA)的数字上变频系统的设计方案，并重点讨论了有限冲 击响应(FIR)滤波器的设计、内插器的实时处理一多相滤波器结构以及滤波器的多级实现。最后通过Qu— artusII软件对该算法进行了仿真验证。 ． 关键词：软件无线电 FPGA 数字上变频 多相滤波器 多级实现 中图分类号：TN713．7 文献标识码 ：A 2 数字上变频的基本原理与系统方 1 引言 杀 议 计 在传统的软件无线电系统中，发射机 由于受 图1是数字上变频的原理 图。从 图中可以 器件处理速度 的限制 。其工作频率通常是不高 看出，DUC是通过 内插器和滤波器级联来实现 的。例如，目前市场上出售的某些单片发射机芯 的。在理论分析中也通常采用先在两个原始样 片的最高输 出采样率还不到 IOOMHz。而通过 点间插入(1—1)个零值 (即I倍 内插)，再进行滤 采用内插技术实现数字上变频 (DigitalUpCon— 波的传统方法来处理。但这种方法对运算速度 version，DUC)，就可以用这种 中低速采样率的 的要求是相当高的，这主要表现在低通滤波器位 发射机来产生更高频率的信号。数字上变频的 于内插算子之后，也就是说滤波是在提速之后进 实现通常有三条途径：(1)可以采用专用芯片，如 行的 为了提高内插器的实时处理性能，我们在 Gray公 司的 GC4114以及 HARRIS公 司的 系统设计方案中采用一种所谓的多相滤波结构 HSP50215和 HSP50415；(2)可 以用 DSP芯片 (图2)。由图可见，这时的数字滤波 已位于内插 或者参数化的ASIC来实现 ；(3)根据系统要求 器之前 ，也就是说数字滤波是在提速之前进行 ， 自行设计 ，并用 FPGA来实现。FPGA(现场可 这对提高滤波的实时性是极其有利的。另外，这 编程逻辑器件)既继承了ASIC的大规模 、高集 时的分支滤波器 Rk(z)(五一 0，1，2… ．J一1) 成度、高可靠性的优点，又克服 了ASIC的设计 的阶数只有原来的 1分之一，有利于提高运算精 周期长、投资大、灵活性差的缺点，与高速DSP 度 ，降低对字长的要求。可 以证明 ，这种滤波 及参数化 ASIC的技术性能相 比，具有体积小、 结构和图 1所示的内插补零后再滤波的方法是 功耗小、现场可编程能力强的特点。所 以，用 等效的。 FPGA实现DUC算法具有很好的前景u “。 图2 内插器 的多相滤波结构 前面讨论的取样率变换都是按单级实现来 考虑的，即J倍内插一次完成 。这从表面看来虽 图 1 数字上变频 的原理图 然简单，但在 FPGA系统中实现时会遇到比较