原创力文档- 1、本文档共67页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
Verilog语言与FPGA数字逻辑设计
Verilog HDL与FPGA数字逻辑设计;报告组成;对听众要求;数字逻辑电路;组合电路：基本逻辑门;组合电路：基本逻辑门;组合电路：其他逻辑门;常用组合电路：译码器;输入;74138逻辑图;常用组合电路：数据选择器;常用组合电路：数据选择器;74153的1/2逻辑图;常用组合电路：加法器;常用组合电路：加法器;常用组合电路：加法器;常用组合电路：数值比较器;常用组合电路：数值比较器;竞争与冒险;“1”冒险：L=AA*;组合电路：小结;时序数字电路;触发器;同步/异步时序数字电路;同步/异步时序数字电路;流水线;Verilog HDL;Verilog代码风格;三态门;三态门;三态门;内部总线挂接;流水线;流水线;流水线;状态机;状态机：注意事项;状态机：注意事项;状态机;状态机：default;case与if-else;例1 ：DSP写FPGA;例1 ：DSP写FPGA;例1 ：DSP写FPGA;例1 ：DSP写FPGA;例2：时钟测脉宽;例2：时钟测脉宽;例3：default的含义;例3：default的含义;例3：default的含义;例4：同步的缺点——延时;例4：同步的缺点——延时;例5：竞争与冒险;例5：竞争与冒险;例5：竞争与冒险;小结;时序分析基础;时序分析基础;输入延时（Input Delay）;输入延时（Input Delay）;输入延时：练习;输出延时(Output Delay);伪路径(False Path);小结;参考资料;谢谢大家！
文档评论（0）