大规模数字集成电路设计试卷A标准答案与评分细则.pdf

《大规模数字集成电路设计》试卷A 标准答案与评分细则 （卷面总分：80 分） 一． 名词解释（2 分×6 题）（评分标准：给出正确英文的 2 分/题，仅给中文解释 1 分/题） 1．EDA ：Electronic Design Automation 2 ．FPGA ：Field Programmable Gate-Array 3 ．ASIC ：Application Specific Integrated Circuit 4 ．SOC：System On a Chip 5 ．DSP ：Digital Signal Processor/Processing 6 ．VHDL ：VHSIC (Very High Speed Integrated Circuit) Hardware Description Language 二． 填空题（每空 1 分，共 18 分）（评分标准：填写正确 1 分/空） 1．VHDL程序的 5 个组成部分分别为：实体（Entity ）、构造体（Architecture ）、配置 （Configuration ）、包集合（Package ）、库（Library ）。 2 ．VHDL 中操作符“ ”的具体名称是：并置运算符，它的基本功能是：用于位的连接， 即低位宽组成高位宽数据。 3 ．VHDL描述行为的语句中有并行语句和顺序语句之分。只能当顺序语句使用的描述语句 有很多，试列举出其中三种：IF语句、CASE语句、FOR循环语句（或：WHILE循环语 句、无条件循环LOOP语句）。 4 ．Active-HDL软件工具编程设计录入方法最基本的三种：HDE （或：HDL编辑器、HDL Editor）、BDE （或：模块图编辑、Block Diagram Editor ）、FSM （或：状态图编辑器、 State Diagram Editor）。 5 ．VHDL 的并行信号赋值语句，除了常见的一般信号赋值语句（如：C=A and B; ）外，还 有两种形式，它们分别是：条件信号赋值语句（或：条件型）、选择信号赋值语句（或： 选择型）。 6 ．VHDL结构描述是实体构造的层次化、结构化的表现。试列举出其中两种描述结构的语 句COMPNENT语句（或：元件语句）、GENERATE语句（或：生成语句）。（也可填： GENERIC语句/参数说明语句、端口映射语句等）。 7 ．常用的EDA逻辑综合工具有很多，请至少举出一种能综合VHDL语言的综合工具名称： FPGA Express （或：Synpolify、Synplify Pro、FPGA ComplierII等）。 三． 简答题（2 分×4 题）（评分标准：得分点分细目标在答案正文内。） 1．简述 Top-Down 设计方法及其基本步骤。 1 【参考答案】： 所谓 Top-Down 的设计过程是指从系统硬件的高层次抽象描述向最底层物理描述的一 系列转换过程 1 分。具体讲这一过程由功能级、行为级描述开始；寄存器传输（RTL）级描 述为第一个中间结果；再将 RTL 级描述由逻辑综合得到网表（Net-list）或电路图；由网表 即可自动生成现场可编程门阵列（FPGA）/复杂可编程逻辑器件（CPLD）或专用集成电路 （ASIC），从而得到电路与系统的物理实现 1 分。 2 ．什么是 IP ？IP 主要有哪几种？各有什么特点？ 【参考答案】： IP 即 Intellectual Property 的缩写，直译为：知识产权。IP 是用于 ASIC 、ASSP 、PLD 等当中，并且是。IP 核是具有知识产权（Intellectual Property ）的集成电路芯核（预先设计 好的电路功能模块）的简称，其作用是把一组拥有知识产权的电路设计集合在一起，构成芯 片的基本单位，以供设计时“搭积木”之用。1 分 IP 分为软核、固核和硬核。0.5 分 软 IP 用计算机高级语言的形式描述功能块的行为，但