MT-020 ADC 架构 I Flash 转换器.pdf

MT-020 指南 ADC架构I：Flash转换器 作者：Walt Kester 简介 早在上世纪60 、70年代，商用ash转换器就开始出现在仪器仪表和模块中，并在80年代期 间快速进军集成电路。单芯片8位ash ADC成为上世纪80年代数字视频应用的行业标准。 如今，ash转换器主要用作分级“流水线式”ADC 中的构建模块。流水线架构的功耗和成本 更低，并且能够以数百MHz 的采样速率实现8至10位分辨率。因此，功耗较高的独立ash 转换器主要用于采样速率超过1 GHz的6位或8位ADC 。这些转换器通常采用砷化镓工艺设 计。 鉴于其作为高分辨率流水线ADC 中构建模式的重要性，还需要了解基础ash转换的基本原 理。本教程首先概括讨论作为ash转换器基本构建模块的比较器。 比较器：1位ADC 转换开关是1位DAC ，而比较器是1位ADC(见图1)。如果输入超过阈值，输出即会具有一 个逻辑值，而输入低于阈值时输出又会有另一个值。此外，所有ADC架构都会使用至少一 个某种类型的比较器。 LATCH ENABLE + DIFFERENTIAL LOGIC ANALOG INPUT OUTPUT – COMPARATOR OUTPUT 1 V HYSTERESIS 0 0 DIFFERENTIAL ANALOG INPUT 图1：比较器：1位ADC Rev.A, 10/08, WK Page 1 of 15 MT-020 最常见的比较器与运算放大器存在一些相似之处，如使用差分晶体管对或FET作为其输入 级，但与运算放大器不同的是，比较器并不使用外部负反馈，且其输出为指示两个输入中 哪个电位较高的逻辑电平。运算放大器并非设计用作比较器；一旦过驱，运算放大器可能 发生饱和，并恢复速度缓慢。 在与大差分电压搭配使用时，许多运算放大器的输入级都会出现异常行为，并且其输出很 少与标准逻辑电平相兼容。不过，有些情况可能需要以运算放大器作为比较器，参考文献 1对此主题进行了较好的探讨。 充当ADC构建模块的比较器需要较高的分辨率，这就意味着较高的增益。当差分输入接近 零时，这可能导致不受控制的振荡。为了避免发生这种情况，通常需要利用少量正反馈向 比较器添加“迟滞” 。 图1所示为迟滞对整个传递函数的影响。许多比较器拥有1或2毫伏的迟滞，以鼓励跳动 动作，并防止局部反馈在过渡带导致不稳定。请注意，比较器的分辨率不能低于迟滞，因 此较大的迟滞值一般并无用处。 早期的比较器利用真空管设计而