《数字逻辑》2015级期中试题.doc

东莞理工学院（本科）期中考试 2016—2017学年 第1学期 《数字逻辑电路（本）》 开课单位： 计算机学院 ，考试形式：闭卷，允许带 入场 题序 一 二 三 四 总 分 得分 评卷人 填空题（每空1分，共20分） TTL或非门多余的输入端应接（ 电平 ）。 5. TTL 门三态门电路的3种可能的输出状态是：高电平、低电平、和（ 高阻状态 ）。 6. 一个函数的真值在正逻辑下是1011，则在负逻辑下应是（ ）。 7. 74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ ）。 8．对于双列直插式的集成电路芯片，其管脚排列顺序是：有缺口标记朝左，管脚向下，从左下角开始，1、2、3……这样（ ）时针方向排列。 选择题（请把一个正确答案的编号填入括号内。每小题2分，共20分） F(A,B,C)=AB+BC+AC的最小项表达式为( B ) 。 A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7） C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7） 3. 电路如图所示，D触发器初态为0，上升沿触发，则输出波形为(