第8章可编程逻辑器件.pptVIP

第八章 可编程逻辑器件 8.1可编程逻辑器件概述 8.2 通用阵列逻辑GAL 8.3 复杂可编程逻辑器件CPLD 8.4 现场可编程门阵列FPGA 8.5 FPGA和CPLD的开发应用选择 8.1可编程逻辑器件概述 PLD是可编程逻辑器件（Programmable Logic Devices）的英文缩写，是EDA得以实现的硬件基础，通过编程，可灵活方便地构建和修改数字电子系统。 可编程逻辑器件是集成电路技术发展的产物。自20世纪60年代以来，集成电路技术迅猛发展，数字集成电路已经历了从SSI、MSI、LSI到VLSI的发展过程，促进了可编程逻辑器件的飞速发展。 8.1.1 PLD的分类 根据其集成度和结构复杂度的不同，大致可分为3类： 简单可编程逻辑器件（Simply Programmable Logic Device，SPLD）、 复杂可编程逻辑器件（Complex Programmable Device，CPLD）、 现场可编程门阵列（Field Programmable Gate Array，FPGA）。 1.简单可编程逻辑器件 简单可编程逻辑器件SPLD属于集成度和结构复杂度都比较小的可编程逻辑器件，共同的特点是都具有可编程的与阵列、不可编程的或阵列、输出逻辑宏单元OLMC（Output Logic Macro Cell）和输入输出逻辑单元IOC（In Output Cell）。这类器件适合于规模较小的逻辑设计，典型器件有Lattice生产的GAL16V8、GAL22V10等。 2.复杂可编程逻辑器件 复杂可编程逻辑器件CPLD是阵列型高密度PLD器件，大多采用了乘积项、EEPROM(或Flash)工艺等技术，其集成度大于GAL22V10，具有高密度、高速度和低功耗等特点。此类器件有更大的与阵列和或阵列，增加了大量的宏单元和布线资源，触发器的数量明显增多，多用于较大规模的逻辑设计。典型器件有Xilinx公司的XC9500系列，Altera公司的MAX7000系列，Lattice生产的ispLSI1000、2000、3000系列。 3.现场可编程门阵列 现场可编程门阵列FPGA是集成度和结构复杂度最高的可编程逻辑器件，大部分FPGA采用的是基于SRAM的查找表LUT（Look Up Table）逻辑结构形式，且其内部采用矩阵式结构分布，并拥有更多的触发器和布线资源，多用于10,000门以上的大规模设计，适合做复杂的时序逻辑，如数字信号处理和各种算法。典型器件有Xilinx公司的XC4000系列、SpartanII和SpartanIII 等系列，Altera公司的Flex10K、Flex20K、CycloneII 等系列，Lattice公司的XFPGA等系列。 8.1.2 PLD的开发流程 (1)设计输入 设计输入是由设计者对器件所实现的数字系统的逻辑功能进行描述。设计输入一般采用一种或几种设计输入源文件来描述设计对象，以实现设计要求。常用的设计输入方法有原理图输入、状态机输入、HDL（Hardware Description Language）等输入方式。其中HDL是使用最为普遍的一种设计方法，具有较好地可读性和可移植性。 在设计过程中，往往采用层次化设计方法，分模块、分层次地进行设计描述，即采用自定向下的设计方法。 (2)功能仿真 功能仿真主要是对所设计的电路及所有输入的电路进行功能验证，以便设计者及时修改设计中存在问题，实现设计要求。一般可以利用波形编辑器对所需检验的单个功能模块或系统输入一些数字信号，通过仿真软件得到输出波形，从而可以检验设计的正确性。需要指出的是功能仿真一般不包含设计器件的信息，是一种理想的仿真，只能验证设计的逻辑功能，与时序无关。 (3)设计实现 设计实现是指从设计输入文件到熔丝图文件或位图文件的编译过程。设计实现阶段需要完成逻辑分割、器件布局和布线工作，这些一般是由可编程逻辑器件的开发系统自动完成的，而设计者可以根据设计需要用一些约束来进行干预，也可以使用编辑功能直接修改设计布局、布线结构。 (4)时序仿真 时序仿真是在完成布局、布线之后进行的，这时仿真工具会根据设计实现结果，给出设计中各个信号之间的逻辑功能和时序关系，以便设计者对设计的可靠性和稳定性进行评价。一般情况下通过时序仿真可以发现在功能仿真过程中不能发现的问题，例如竞争-冒险等问题。 (5)器件下载 器件下载是将设计实现所给出的最终设计结果文件，即编程和配置数据文件，写入或加载到设计目标芯片的过程。目前主要下载方式是边界扫描方式，即通过专用的下载电缆，将设计结果的数据文件写入到目标芯片。 (6)器件测试 器件测试阶段主要任务是确定设计的目标芯片是否符合设计要求，能否满足系统的工作需要。如果发现问题，则需要重