桂电-电子信息工程专业-数字电子第6章说课.ppt

第6章 时序逻辑电路 (3) 求出对应状态值。 ① 列状态表： 列出电路输入信号和触发器原态的所有取值组合，代入相应的状态方程， 求得相应的触发器次态及输出，列表得到状态表5.1所示。  ② 画状态图如图5.2（a）所示，画时序图如图5.2（b）所示。  表6.1 状态表 从图6.2（a）所示状态图可知：随着CP脉冲的递增, 不论从电路输出的哪一个状态开始，触发器输出Q1Q0的变化都会进入同一个循环过程， 而且此循环过程中包括四个状态，并且状态之间是递增变化的。  当 Q1Q0= 11时，输出Z = 1；当Q1Q0取其他值时，输出Z =0; 在Q1Q0变化一个循环过程中，Z = 1只出现一次，故Z为进位输出信号。  综上所述，此电路是带进位输出的同步四进制加法计数器电路。  6.3.1 数码寄存器 （2）集成数码锁存器74LS373 6.3.2　移位寄存器 6.3.3 寄存器的应用实例 6.4.1　二进制计数器 分析过程:  (1) 写相关方程式。 时钟方程  CP0=CP1=CP2=CP↓  驱动方