第6章南京理工大学嵌入式 嵌入式系统总线接口.pptVIP

6.5 PCI接口 6.5.1 PCI接口基本结构 PCI（Peripheral Component Interconnect，外围设备互连）总线是由Intel公司推出的一种局部总线，是当前用于系统扩展最流行的总线之一。由Intel公司联合世界上多家公司成立的PCISIG（Peripheral Component Interconnect Special Interest Group）协会致力于促进PCI总线工业标准的发展。PCI总线规范先后经历了1.0版、2.0版和2.1版。PCI总线是地址、数据多路复用的高性能32位和64位总线，是微处理器与外围控制部件、外围附加板之间的互连机构。它制定了互连的协议、电气、机械及配置空间规范，以保证全系统的自动配置；在电气方面还专门定义了5V和3.3V信号与环境，特别是2.1版本定义了64位总线扩展以及66MHz总线时钟的技术规范。 寄存器名称 基地址 R/W 功能 HcDoneHead 0 – HcRmInterval 0 – 帧计数器组 HcFmRemaining 0 – HcFmNumber 0x4900003C – HcPeriodicStart 0 – HcLSThreshold 0 – HcRhDescriptorA 0 – 根hub 组 HcRhDescriptorB 0x4900004C – HcRhStatus 0 – HcRhPortStatus1 0 – HcRhPortStatus2 0 – 寄存器名称 功能 偏移地址 FUNC_ADDR_REG 功能地址寄存器 0x140（L） / 0x143（B） PWR_REG 电源管理寄存器 0x144（L） / 0x147（B） EP_INT_REG （EP0–EP4） 端点中断寄存器 0x148（L） / 0x14B（B） USB_INT_REG USB中断寄存器 0x158（L） / 0x15B（B） EP_INT_EN_REG （EP0–EP4） 端点中断使能寄存器 0x15C（L） / 0x15F（B） USB_INT_EN_REG USB中断使能寄存器 0x16C（L） / 0x16F（B） FRAME_NUM1_REG 帧数1寄存器 0x170（L） / 0x173（B） FRAME_NUM2_REG 帧数2寄存器 0x174（L） / 0x177（B） INDEX_REG 索引寄存器 0x178（L） / 0x17B（B） EP0_FIFO_REG 端点0 FIFO寄存器 0x1C0（L） / 0x1C3（B） EP1_FIFO_REG 端点1 FIFO寄存器 0x1C4（L） / 0x1C7（B） 表6.3.2 S3C2410A的USB设备控制器寄存器 EP2_FIFO_REG 端点2 FIFO寄存器 0x1C8（L） / 0x1CB（B） EP3_FIFO_REG 端点3 FIFO寄存器 0x1CC（L） / 0x1CF（B） EP4_FIFO_REG 端点4FIFO寄存器 0x1D0（L） / 0x1D3（B） EP1_DMA_CON 端点1 DMA 控制寄存器 0x200（L） / 0x203（B） EP1_DMA_UNIT 端点1 DMA单元计数寄存器 0x204（L） / 0x207（B） EP1_DMA_FIFO 端点1 DMA FIFO 计数寄存器 0x208（L） / 0x20B（B） EP1_DMA_TTC_L 端点1 DMA传输计数器低字节寄存器 0x20C（L） / 0x20F（B） EP1_DMA_TTC_M 端点1 DMA传输计数器中字节寄存器 0x210（L） / 0x213（B） EP1_DMA_TTC_H 端点1 DMA传输计数器高字节寄存器 0x214（L） / 0x217（B） EP2_DMA_CON 端点2 DMA 控制寄存器 0x218（L） / 0x21B（B） EP2_DMA_UNIT 端点2 DMA单元计数寄存器 0x21C（L） / 0x21F（B） EP2_DMA_FIFO 端点2 DMA FIFO 计数寄存器 0x220（L） / 0x223（B） EP2_DMA_TTC_L 端点2 DMA传输计数器低字节寄存器 0x224（L） / 0x227（B） EP2_DMA_TTC_M 端点2 DMA