集成寄存器和移位寄存器.pptxVIP

6.4 集成寄存器和移位寄存器;图 6 – 41 四位锁存器的逻辑图 ; 寄存器接收数码或信息的方式有两种：单拍式和双拍式。;图 6 – 43 利用Rd, Sd组成寄存器 ; 2. 基本寄存器 通常所说的寄存器均为基本寄存器。图6-42是中规模集成四位寄存器 74LS175的逻辑图，其功能表如表6- 21所示。 ;表 6 – 21 功能表 ; 当时钟脉冲CP为上升沿时，数码D0~D3可并行输入到寄存器中去，因此是单拍式。四位数码Q0~Q3并行输出， 故该寄存器又可称为并行输入、并行输出寄存器。Cr为0， 则四位数码寄存器异步清零。CP为0，Cr为1，寄存器保存数码不变。若要扩大寄存器位数，可将多片器件进行级联。;6.4.2 移位寄存器 ; 用D触发器组成时，由于Qn+1=D，故D0=SR，D1=Qn0,D2=Qn1，按此方程连接电路如图 6 - 44(a)所示。 如用JK触发器实现，由于其特征方程为 ， 故将移位方程作如下变化;图 6 – 44 三位右移寄存器 (a)D触发器实现；(b) JK触发器实现如要组成左移 ;如要组成左移则 ;图 6 – 45 三位左移寄存器 (a) D触发器实现； (b) JK触发器实现 ;